写一个4位的寄存器R,要求用并行赋值，和串行赋值，请分别用(1)阻塞赋值(2) 非阻塞赋值 要求:电路和测试代码，以及相应的测试波形。

并行赋值（Parallel Assignment）和串行赋值（Sequential Assignment）是针对数字逻辑设计中寄存器操作的不同方式。

**并行赋值 (1) 阻塞赋值:**
在一个4位寄存器R中，如果使用阻塞式并行赋值，可以一次性将四个输入同时设置到寄存器的所有位上。假设R的四位分别为R0-R3，我们可以这样表示：

signal R : std_logic_vector(3 downto 0); -- 定义4位寄存器R

-- 并行赋值例子 (阻塞)
R <= "1011"; -- 将二进制数1011直接赋给R，所有位同步更新

在这个例子中，R0、R1、R2和R3会立即更新为1、0、1和1。

**串行赋值 (2) 非阻塞赋值:**
非阻塞赋值则是逐位地更新寄存器，每一位的更新不会影响其他位。例如，在VHDL中可以使用“process”结构实现异步清零或置位：

-- R_in是一个信号用于输入新的值
begin
  if rising_edge(clk) then -- clk是系统时钟信号
    R <= R_in; -- 当时钟上升沿到来时，R的新值为R_in
  end if;
end process;

这里，`clk`是系统时钟，每次上升沿触发一次寄存器值的更新。

对于电路和测试代码，这通常需要硬件描述语言（如VHDL或Verilog）来完成，并且在实际的数字逻辑设计环境中模拟或在FPGA/ASIC原型平台上验证。测试波形则会展示时钟沿如何触发寄存器状态的变化，包括输入值（R_in）与输出值（R）之间的对应关系。

**相关问题--:**
1. 并行赋值和串行赋值的区别是什么？
2. VHDL或Verilog中如何实现阻塞和非阻塞赋值？
3. 在哪种情况会选择串行赋值而非并行赋值？