帮我写一个时钟信号为100Hz的按键消抖Verilog代码

以下是一个时钟信号为100Hz的按键消抖的Verilog代码示例：

module debounce (
    input wire clk_100hz,   // 输入100Hz时钟信号
    input wire btn,         // 输入按键信号
    output reg debounced    // 输出去抖动后的按键信号
);

reg [6:0] cnt;             // 计数器用于消抖
reg btn_pre;               // 前一个时钟周期的按键信号

always @(posedge clk_100hz) begin
    btn_pre <= btn;        // 保存前一个时钟周期的按键信号状态

    if (btn == btn_pre) begin
        cnt <= cnt + 1;    // 按键信号保持不变时，计数器递增
    end else begin
        cnt <= 0;          // 按键信号发生变化时，重置计数器
    end

    if (cnt >= 5) begin    // 当计数器达到一定值时，确定按键信号状态
        debounced <= btn;
    end else begin
        debounced <= btn_pre;
    end
end

endmodule

这段代码中，我们使用一个计数器来实现按键消抖。每当按键信号保持不变时，计数器递增；当按键信号发生变化时，计数器重置为0。只有当计数器达到一定值（这里设定为5）时，才确定按键的状态。这样可以确保按键信号在经过一段时间的稳定后才输出去抖动后的结果。时钟信号clk_100hz用于控制按键消抖的计数周期，保证按键信号在较短时间内完成消抖处理。