74ls138和与非门设计全减器
时间: 2023-12-13 15:32:30 浏览: 193
根据引用[1],全减器可以使用74LS00(与非门)和74LS86(异或门)芯片来实现。下面是使用74LS138和74LS86芯片设计全减器的步骤:
1.使用74LS138芯片将三个输入A2、A1、A0与使能端S1、S2、S3相连,将八个输出Y0-Y7与八个74LS86芯片的输入端相连。
2.使用74LS86芯片将输入A和B分别与两个输入端相连,将输出端S与74LS138芯片的输入端相连。
3.将74LS138芯片的使能端S1、S2、S3分别与A、B、Ci相连。
4.将八个74LS86芯片的输出端S0-S7分别与八个与非门的输入端相连。
5.使用八个与非门将八个74LS86芯片的输出端S0-S7进行逻辑运算,得到全减器的输出结果。
下面是使用74LS138和74LS86芯片设计全减器的代码示例:
```verilog
module full_subtractor(A, B, Ci, S, Co);
input A, B, Ci;
output S, Co;
wire w1, w2, w3;
xor(S, A, B);
xor(w1, A, Ci);
xor(w2, B, Ci);
and(w3, w1, w2);
xor(Co, w3, S);
endmodule
```
相关问题
用74ls153和与非门实现全加器
全加器可以用两个74LS153和一些与非门实现。以下是电路图和真值表:
![全加器电路图](https://img-blog.csdnimg.cn/da8c7d6f3e6d4c3d8ddae907b7b4c9fb.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk=,size_16,text_c2hhbm5hbmh1YWl8YmxvZw==,color_FFFFFF,t_70,g_se,x_16)
| A | B | C<sub>in</sub> | C<sub>out</sub> | S |
| - | - | -------------- | ---------------- | - |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | 1 |
| 0 | 1 | 0 | 0 | 1 |
| 0 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 |
| 1 | 0 | 1 | 1 | 0 |
| 1 | 1 | 0 | 1 | 0 |
| 1 | 1 | 1 | 1 | 1 |
其中,C<sub>in</sub> 为进位输入,C<sub>out</sub> 为进位输出,S 为和输出。
74LS153是一个可编程多路复用器。这里我们使用两个74LS153,一个用来选择 A 和 B 作为输入,另一个用来选择进位输入或者 1 作为输入。
这个电路中,输入 A 和 B 分别经过两个多路复用器的选择,然后分别与选通信号相与,得到两个中间结果 P 和 G。这两个结果经过与非门的计算,得到 C<sub>out</sub>。同时,经过异或门的计算,得到 S。
具体的实现可以参考以下电路图(其中,74LS153的线路接法可以参考器件手册):
![全加器电路图2](https://img-blog.csdnimg.cn/1f5c6d8d414b43db94a1a9d2c9b3095f.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk=,size_16,text_c2hhbm5hbmh1YWl8YmxvZw==,color_FFFFFF,t_70,g_se,x_16)
用74ls153和与非门74HC00实现全加器
全加器可以用74ls153和与非门74HC00来实现,具体电路如下所示:
![全加器电路图](https://img-blog.csdnimg.cn/20210914161910134.png)
其中,74LS153是一个双4选1数据选择器,它的A、B、C输入端分别接上被加数、加数、进位输入。74HC00是一个四个与非门的芯片,它的输出端Q连接到和的输出,而Cout输出则通过与非门实现。
这个电路的实现原理是,首先通过74LS153的双4选1数据选择器,选择需要进行运算的位数,然后通过与非门和与门实现全加器的计算。具体实现细节可以参考74LS153和74HC00芯片的数据手册。
相关推荐
![doc](https://img-home.csdnimg.cn/images/20210720083327.png)
![pdf](https://img-home.csdnimg.cn/images/20210720083512.png)
![docx](https://img-home.csdnimg.cn/images/20210720083331.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)