紫光PDS PCIE例程

紫光PDS PCIE例程是一个用于将程序固化到flash内，并将开发板插入电脑PCIe卡槽，连接电源后，通过设备管理器识别PCIE设备的例程。该例程使用紫光同创40nm工艺的FPGA（logos系列：PGL50H-6IFBG484）作为核心板，具有两颗DDR3和Flash，用于最小系统运行、高速数据处理和存储。FPGA和DDR3之间的数据交互时钟频率最高达到400MHz，两颗DDR3的数据位宽为32bit，总数据带宽最高为25600Mbps，充分满足高速多路数据存储的需求。此外，PCIE IP符合PCI Express Base Specification Revision 2.1和PHY Interface for the PCI Express Architecture Version 2.00协议。

相关问题

使用紫光PDS注意事项

使用紫光PDS时，有几个注意事项需要注意。首先，在启动PCE时，可以通过两种方式进行：一种是在Pango Design Suite中打开PCE，另一种是在安装目录下单独打开PCE。如果在PDS中打开PCE，可以通过输入需要新建的PCF文件名或选择已经存在的PCF文件添加到PDS工程中。要注意，如果输入的PCF文件名不存在，则会在工作目录下创建该名字的PCF文件。另外，如果选择的PCF文件与工程中原有的PCF文件不一致，选择的PCF文件将替换原有的PCF文件，并影响PDS工程的状态。如果文本框为空，确认按钮将不可使用。
其次，在PCE中进行约束IO时，可以通过将IO拖放到package view的pin脚中，或者在I/O Table中约束IO。这些操作可以帮助我们进行IO的约束工作。
总之，使用紫光PDS时，需要注意在启动PCE时选择正确的PCF文件，并在PCE中进行IO约束时使用适当的方法。<span class="em">1</span><span class="em">2</span><span class="em">3</span>
#### 引用[.reference_title]
- *1* *2* *3* [紫光同创国产FPGA学习之Physical Constraint Editor](https://blog.csdn.net/my_share/article/details/84556380)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 100%"]
[ .reference_list ]

紫光pds软件支持system verilog

是的，紫光PDS软件支持SystemVerilog语言。 SystemVerilog是一种硬件描述语言，它是Verilog HDL的扩展，提供了许多新的特性和功能，例如面向对象编程和重载操作符等。紫光PDS软件支持SystemVerilog的各种特性，包括结构体、联合体、枚举、类和接口等，可以帮助硬件设计工程师更快、更准确地完成设计任务。