verilog产生0-100随机数，期中小于50的数出现概率为百分之70

下面是一个Verilog代码示例，可以生成0-100之间的随机数，并且小于50的数出现概率为70%：

module random_number_generator(
    input clk,
    output reg [6:0] rand_num
);

reg [31:0] seed;

always @(posedge clk) begin
    seed <= seed + 1;
    $random(seed);
    rand_num <= $urandom_range(100);
    if(rand_num < 50) begin
        if($urandom(seed) < 70) begin
            // do nothing, keep rand_num as it is
        end else begin
            // generate a new random number between 50 and 100
            rand_num <= $urandom_range(50, 100);
        end
    end
end

initial begin
    seed = 0;
end

endmodule

该代码使用系统任务`$random`和`$urandom`生成随机数。`$urandom_range`函数可以生成一个指定范围内的随机数。在时钟上升沿时，每次生成一个0-100的随机数，并检查它是否小于50。如果是，则根据70%的概率保留该随机数，否则生成一个50-100之间的新随机数。Seed变量用于生成随机数，初始值为0。

请注意，这种方法只是一种近似的方法，因为在某些情况下，小于50的数可能会出现更频繁或更少。为了更精确地控制随机数的生成，可能需要使用更高级的技术，例如概率分布函数。