USE IEEE.STD_LOGIC_1164.ALL

`IEEE.STD_LOGIC_1164.ALL` 是 VHDL (VHSIC Hardware Description Language) 中的一个标准库，它包含了 IEEE 1164 标准中定义的所有基本数字逻辑门和信号类型。这个库允许你在 VHDL 设计中直接使用这些标准组件，比如 AND、OR、NOT、BUFFERS、LATCHES 和REGISTER 等。通过引入这个库，你可以在声明信号和过程时指定它们的数据类型为 STD_LOGIC 或 STD_LOGIC_VECTOR，这些都是用于描述二进制逻辑电平的标准数据类型。

例如，在一个 VHDL 实体声明中，你可能会看到这样的语法：

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity YourEntity is
   Port (
      A, B : in STD_LOGIC;
      C : out STD_LOGIC
   );
end YourEntity;

在这里，`STD_LOGIC` 表示单比特的二进制信号，而 `STD_LOGIC_VECTOR` 则是多位的二进制向量。