利用74LS161集成十进制同步加法计数器设计46进制计数器采用反馈置数法

首先，需要了解74LS161集成十进制同步加法计数器的工作原理。该计数器有四个并行输入（P0-P3）和一个异步清零输入（CLR）。它可以按照二进制、十进制、BCD（二进制编码十进制）等不同的计数方式工作，并且可以通过进行控制引脚的状态设置为同步或者异步工作模式。

在本题中，需要设计一个46进制的计数器，因此需要将74LS161计数器的计数方式设置为BCD，然后再进行相应的设计。在BCD计数方式下，每个计数器的输出都可以表示一个十进制数，而46进制的数可以用5位BCD码表示。因此，需要使用9个74LS161计数器来实现一个46进制计数器，其中8个计数器用于计数低5位，另外一个用于计数高位。

在反馈置数法中，利用逻辑门电路将计数器的某些输出反馈到计数器的输入端，以实现一定的计数规律。在这里，可以将第9个计数器的Q3输出反馈到第一个计数器的P0输入，将第9个计数器的Q2输出反馈到第一个计数器的P1输入，以此类推，最后将第9个计数器的Q0输出反馈到第八个计数器的P3输入。

这样设计的计数器可以实现在46进制下进行计数，并且可以根据反馈置数法的规律实现自动计数。需要注意的是，由于74LS161计数器只能工作在10MHz以下的频率范围内，因此需要对计数器的时钟频率进行限制，以确保计数器的正常工作。