vhdl八人抢答器

以下是一个简单的 VHDL 代码实现八人抢答器：

-- 8人抢答器
entity eight_people_buzzer is
    port (
        clk     : in  std_logic;  -- 时钟信号
        reset   : in  std_logic;  -- 复位信号
        buzz_in : in  std_logic;  -- 抢答信号
        buzzer  : out std_logic   -- 蜂鸣器信号
    );
end entity;

architecture behavior of eight_people_buzzer is
    signal buzz_flag : std_logic_vector(7 downto 0) := "00000000";  -- 抢答标志位
begin
    process (clk, reset)
    begin
        if reset = '1' then  -- 复位
            buzz_flag <= "00000000";
            buzzer <= '0';
        elsif rising_edge(clk) then  -- 上升沿检测抢答
            if buzz_in = '1' then
                case buzz_flag is
                    when "00000000" =>
                        buzz_flag <= "10000000";  -- 置第一位为 1
                        buzzer <= '1';
                    when others =>
                        buzz_flag <= "00000000";  -- 清除所有标志位
                end case;
            end if;
        end if;
    end process;
end architecture;

该代码中，使用一个八位的 `buzz_flag` 信号来记录哪位选手最先按下了抢答器。当有选手按下抢答器时，检查 `buzz_flag` 信号，如果第一位为 1，则表示这位选手最先按下了抢答器，将蜂鸣器信号 `buzzer` 设为高电平；如果第一位以外的其他位为 1，说明已经有选手抢答了，将所有标志位清零。当复位信号 `reset` 为高电平时，将 `buzz_flag` 信号和 `buzzer` 信号都设为低电平。

需要注意的是，该代码实现的是八人抢答器，如果需要实现其他数量的抢答器，需要相应地修改代码中的 `std_logic_vector` 位数。