verilog数字时钟设计代码1、用6个数码管显示时、分、秒，注意段选和位选 2、如果选择拨码开关1，则按钮按下时，小时数加1。如果选择拨码开关2，按钮按下时，分钟数加1

以下是一种可能的 Verilog 数字时钟设计代码实现，其中使用了 6 个数码管来显示时、分、秒，同时通过拨码开关来实现小时和分钟数的调整。

module digital_clock(
    input clk, // 时钟信号
    input rst, // 复位信号
    input btn, // 按钮信号
    input sw1, // 拨码开关1
    input sw2, // 拨码开关2
    output reg [5:0] seg[6], // 数码管段选信号
    output reg [3:0] sel // 数码管位选信号
);

// 时、分、秒的计数值
reg [5:0] hour_count = 0;
reg [5:0] min_count = 0;
reg [5:0] sec_count = 0;

// 数码管的显示值
reg [3:0] hour_disp = 0;
reg [3:0] min_disp = 0;
reg [3:0] sec_disp = 0;

// 位选信号的计数器
reg [1:0] sel_count = 0;

// 数码管的段选信号映射表
parameter [6:0] seg_map = {7'b111_1110, 7'b011_0000, 7'b110_1101, 7'b111_1001, 7'b011_0011, 7'b101_1011, 7'b101_1111, 7'b111_0000, 7'b111_1111, 7'b111_1011};

// 时、分、秒的计数器递增逻辑
always @(posedge clk) begin
    if (rst) begin
        hour_count <= 0;
        min_count <= 0;
        sec_count <= 0;
    end else begin
        if (sec_count == 59) begin
            sec_count <= 0;
            if (min_count == 59) begin
                min_count <= 0;
                if (hour_count == 23) begin
                    hour_count <= 0;
                end else if (sw1) begin
                    hour_count <= hour_count + 1;
                end
                else begin
                    hour_count <= hour_count;
                end
            end else if (sw2) begin
                min_count <= min_count + 1;
            end
            else begin
                min_count <= min_count;
            end
        end else begin
            sec_count <= sec_count + 1;
        end
    end
end

// 数码管的显示逻辑
always @(posedge clk) begin
    if (rst) begin
        sel_count <= 0;
        hour_disp <= 0;
        min_disp <= 0;
        sec_disp <= 0;
    end else begin
        if (sel_count == 0) begin
            sel <= 4'b1110; // 显示时的第一位
            hour_disp <= hour_count / 10;
        end else if (sel_count == 1) begin
            sel <= 4'b1101; // 显示时的第二位
            hour_disp <= hour_count % 10;
        end else if (sel_count == 2) begin
            sel <= 4'b1011; // 显示分的第一位
            min_disp <= min_count / 10;
        end else if (sel_count == 3) begin
            sel <= 4'b0111; // 显示分的第二位
            min_disp <= min_count % 10;
        end else if (sel_count == 4) begin
            sel <= 4'b111; // 显示秒的第一位
            sec_disp <= sec_count / 10;
        end else if (sel_count == 5) begin
            sel <= 4'b110; // 显示秒的第二位
            sec_disp <= sec_count % 10;
        end
        sel_count <= sel_count + 1;
    end
end

// 数码管的段选逻辑
always @(*) begin
    seg[0] = seg_map[hour_disp];
    seg[1] = seg_map[min_disp];
    seg[2] = seg_map[sec_disp];
    seg[3] = 7'b111_1111; // 空白
    seg[4] = 7'b111_1111; // 空白
    seg[5] = 7'b111_1111; // 空白
end

endmodule

在上述代码中，我们定义了 `hour_count`、`min_count` 和 `sec_count` 三个计数器来分别计算时、分、秒的计数值。每当秒计数器 `sec_count` 等于 59 时，我们将它重置为 0，并将分计数器 `min_count` 加 1。同理，当分计数器 `min_count` 等于 59 时，我们将它重置为 0，并将小时计数器 `hour_count` 加 1。如果拨码开关 1 被设置为开启状态，则在小时计数器 `hour_count` 溢出时，按下按钮将增加 1。同理，如果拨码开关 2 被设置为开启状态，则在分钟计数器 `min_count` 溢出时，按下按钮将增加 1。

我们还定义了 `hour_disp`、`min_disp` 和 `sec_disp` 三个寄存器来保存时、分、秒的显示值，以及 `sel_count` 寄存器来记录当前位选信号的计数器。在时钟上升沿时，我们根据 `sel_count` 的值来依次显示时、分、秒的各个位。同时，我们使用 `sel` 寄存器来控制数码管的位选信号，以及 `seg` 数组来控制数码管的段选信号。

最后，我们使用 `seg_map` 映射表来将时、分、秒的显示值转换为相应的段选信号。在本例中，我们使用了共阴数码管，因此需要对映射表进行适当修改以适应数码管的工作方式。

请注意，上述代码仅为一种可能的实现方式，实际上还有很多其他的实现方式和细节需要考虑，具体实现可能会因应用场景和硬件平台的不同而有所不同。