verilog8位加法器

以下是一个简单的 Verilog 8 位加法器的代码：

module adder8(A, B, Cin, Sum, Cout);
  input [7:0] A, B;
  input Cin;
  output [7:0] Sum;
  output Cout;

  wire [7:0] Temp;
  wire C1, C2, C3;

  assign Temp = A + B;
  assign C1 = A[0] & B[0];
  assign C2 = A[0] & Temp[0];
  assign C3 = B[0] & Temp[0];

  assign Sum = Temp + Cin;
  assign Cout = C1 | C2 | C3;

endmodule

在这个代码中，我们使用 `input` 声明了三个输入端口: `A`，`B` 和 `Cin`。`output` 声明了两个输出端口：`Sum` 和 `Cout`。`wire` 声明了几个中间变量：`Temp` 用于存储 `A + B` 的值，`C1`、`C2` 和 `C3` 用于存储进位的值。

`assign` 语句用于对各个中间变量进行赋值。`Sum` 的值是 `Temp + Cin`，`Cout` 的值是 `C1 | C2 | C3`，即若 `A` 和 `B` 中存在一个进位，或者 `A + B` 与 `Cin` 的和存在进位，则 `Cout` 为 1，否则为 0。

这个代码中使用 `+` 运算符实现了 8 位加法，但在实际设计中，我们会使用逐位加法器来实现。