ecrnx_hw = wiphy_priv(wiphy); ecrnx_hw->wiphy = wiphy; ecrnx_hw->plat = ecrnx_plat; ecrnx_hw->dev = ecrnx_platform_get_dev(ecrnx_plat); ecrnx_hw->mod_params = &ecrnx_mod_params; ecrnx_hw->tcp_pacing_shift = 7; *platform_data = ecrnx_hw;

时间: 2024-04-28 12:19:18 浏览: 10
这段代码是在 Linux 内核中的一个 Wi-Fi 驱动程序中的一段初始化代码,主要作用是将一些硬件和平台相关的数据结构进行初始化,并将它们保存在一个名为 platform_data 的指针中,以便后续的函数可以访问这些数据。具体来说,这段代码的含义如下: - ecrnx_hw 是一个指向 Wi-Fi 硬件相关的数据结构的指针,这个数据结构包含了一些硬件相关的信息,比如 MAC 地址等。 - wiphy 是一个指向 Linux 内核中的一个 Wi-Fi 设备的数据结构的指针,这个数据结构包含了一些与 Wi-Fi 设备相关的信息,比如支持的 Wi-Fi 协议等。 - wiphy_priv 是一个 Linux 内核中的函数,它的作用是获取 wiphy 数据结构中的一个私有数据结构,也就是 ecrnx_hw 数据结构。 - ecrnx_hw->wiphy = wiphy; 这行代码的作用是将 ecrnx_hw 中的 wiphy 指针指向 wiphy 数据结构,这样就可以在后续的代码中访问 wiphy 中的信息了。 - ecrnx_hw->plat = ecrnx_plat; 这行代码的作用是将 ecrnx_hw 中的 plat 指针指向一个平台相关的数据结构,这个数据结构包含了一些与硬件平台相关的信息。 - ecrnx_hw->dev = ecrnx_platform_get_dev(ecrnx_plat); 这行代码的作用是根据平台相关的数据结构 ecrnx_plat,获取一个指向设备的数据结构的指针,并将这个指针保存在 ecrnx_hw 中的 dev 字段中。 - ecrnx_hw->mod_params = &ecrnx_mod_params; 这行代码的作用是将 ecrnx_hw 中的 mod_params 指针指向一个模块参数的结构体,这个结构体包含了一些驱动程序中需要使用的参数。 - ecrnx_hw->tcp_pacing_shift = 7; 这行代码的作用是将 ecrnx_hw 中的 tcp_pacing_shift 字段设置为 7。 - *platform_data = ecrnx_hw; 这行代码的作用是将指向 ecrnx_hw 的指针保存在 platform_data 指针所指向的位置,以便后续的函数可以访问 ecrnx_hw 中的数据。

相关推荐

重写下面代码;timer_handle_t itcs_timer_init(timer_handle_t handle, timer_event_cb_t cb_event) { timer_priv_t *timer_priv = handle; if (timer_priv->idx < 0 || timer_priv->idx >= CONFIG_TIMER_NUM) { return NULL; } set_clock_type("cpu-pclk"); // printf("enter timer init fun in driver\n"); uint32_t tempreg = 0; switch (timer_priv->idx) { case 0: timer_priv->base = ITCS_TIMER0_BASE; break; case 1: timer_priv->base = ITCS_TIMER1_BASE; break; default: break; } // printf("unit %d ,timeridx %d, base addr // %08x\n",timer_priv->idx,timer_priv->timeridx,timer_priv->base); switch (timer_priv->timeridx) { case 1: tempreg = readl(timer_priv->base + TIMER_CCR_CONTROL_C1); tempreg |= CCR_RST_ENABLE; writel(tempreg, timer_priv->base + TIMER_CCR_CONTROL_C1); tempreg = readl(timer_priv->base + TIMER_IER_C1); tempreg &= ~(IER_EVNT_ENABLE | IER_ITRV_ENABLE | IER_M1_ENABLE | IER_M2_ENABLE | IER_M3_ENABLE); writel(tempreg, timer_priv->base + TIMER_IER_C1); if (timer_priv->idx == 0) { timer_priv->irq = TTC0_TIMER1_IRQn; request_irq(TTC0_TIMER1_IRQn, itcs_timer_irq, "itcs_timer_irq01", timer_priv); } else { timer_priv->irq = TTC1_TIMER1_IRQn; request_irq(TTC1_TIMER1_IRQn, itcs_timer_irq, "itcs_timer_irq11", timer_priv); } break; case 2: tempreg = readl(timer_priv->base + TIMER_CCR_CONTROL_C2); tempreg |= CCR_RST_ENABLE; writel(tempreg, timer_priv->base + TIMER_CCR_CONTROL_C2); tempreg = readl(timer_priv->base + TIMER_IER_C2); tempreg &= ~(IER_EVNT_ENABLE | IER_ITRV_ENABLE | IER_M1_ENABLE | IER_M2_ENABLE | IER_M3_ENABLE); writel(tempreg, timer_priv->base + TIMER_IER_C2); if (timer_priv->idx == 0) { timer_priv->irq = TTC0_TIMER2_IRQn; request_irq(TTC0_TIMER2_IRQn, itcs_timer_irq, "itcs_timer_irq02", timer_priv); } else { timer_priv->irq = TTC1_TIMER2_IRQn; request_irq(TTC1_TIMER2_IRQn, itcs_timer_irq, "itcs_timer_irq12", timer_priv); } break; case 3: tempreg = readl(timer_priv->base + TIMER_CCR_CONTROL_C3); tempreg |= CCR_RST_ENABLE; writel(tempreg, timer_priv->base + TIMER_CCR_CONTROL_C3); tempreg = readl(timer_priv->base + TIMER_IER_C3); tempreg &= ~(IER_EVNT_ENABLE | IER_ITRV_ENABLE | IER_M1_ENABLE | IER_M2_ENABLE | IER_M3_ENABLE); writel(tempreg, timer_priv->base + TIMER_IER_C3); if (timer_priv->idx == 0) { timer_priv->irq = TTC0_TIMER3_IRQn; request_irq(TTC0_TIMER3_IRQn, itcs_timer_irq, "itcs_timer_irq03", timer_priv); // printf("unit timer1 ret=%08x , request irq3 success!\n",ret); } else { timer_priv->irq = TTC1_TIMER3_IRQn; request_irq(TTC1_TIMER3_IRQn, itcs_timer_irq, "itcs_timer_irq13", timer_priv); // printf("unit timer1 ret=%08x , request irq3 success!\n",ret); } break; default: return NULL; } timer_priv->cb_event = cb_event; // printf("init status irq id num:%d\n",timer_priv->irq); // printf("INIT TIMER %d Timer Count No %d SUCCESS\n", timer_priv->idx, // timer_priv->timeridx); return (timer_handle_t)timer_priv; }

int itcs_timer_irq(int idx, void *arg) { timer_priv_t *timer_priv = (timer_priv_t *)arg; uint32_t tempregisr = 0; switch (timer_priv->timeridx) { case 1: tempregisr = readl(timer_priv->base + TIMER_ISR_C1); // printf("BEFORE READ COUNT1 ISR STAT RET :%08x\n",tempregisr); if (GET_BIT(tempregisr, 4) == 1) { // printf("OVERFLOW INTERRUPT OCCUR\n"); timer_priv->enum_interrupt = TIMER_OVERFLOW_INTERRUPT; } if (GET_BIT(tempregisr, 0) == 1) { g_endtime = get_timer(0); // printf("INTERVAL INTERRUPT OCCUR\n"); timer_priv->enum_interrupt = TIMER_INTERVAL_INTERRUPT; } if (GET_BIT(tempregisr, 1) == 1) { g_endtimematch1 = get_timer(0); // printf("MATCH1 INTERRUPT OCCUR\n"); timer_priv->enum_interrupt = TIMER_MATCH1_INTERRUPT; } if (GET_BIT(tempregisr, 2) == 1) { g_endtimematch2 = get_timer(0); // printf("MATCH2 INTERRUPT OCCUR\n"); timer_priv->enum_interrupt = TIMER_MATCH2_INTERRUPT; } if (GET_BIT(tempregisr, 3) == 1) { g_endtimematch3 = get_timer(0); // printf("MATCH3 INTERRUPT OCCUR\n"); timer_priv->enum_interrupt = TIMER_MATCH3_INTERRUPT; } tempregisr = readl(timer_priv->base + TIMER_ISR_C1); // printf("AFTER READ COUNT1 ISR STAT RET :%08x\n",tempregisr); break; case 2: tempregisr = readl(timer_priv->base + TIMER_ISR_C2); // printf("BEFORE READ COUNT2 ISR STAT RET :%08x\n",tempregisr); if (GET_BIT(tempregisr, 4) == 1) { // printf("OVERFLOW INTERRUPT OCCUR\n"); timer_priv->enum_interrupt = TIMER_OVERFLOW_INTERRUPT; } if (GET_BIT(tempregisr, 0) == 1) { g_endtime = get_timer(0); // printf("INTERVAL INTERRUPT OCCUR\n"); timer_priv->enum_interrupt = TIMER_INTERVAL_INTERRUPT; } if (GET_BIT(tempregisr, 1) == 1) { // printf("MATCH1 INTERRUPT OCCUR\n"); g_endtimematch1 = get_timer(0); timer_priv->enum_interrupt = TIMER_MATCH1_INTERRUPT; } if (GET_BIT(tempregisr, 2) == 1) { g_endtimematch2 = get_timer(0); // printf("MATCH2 INTERRUPT OCCUR\n"); timer_priv->enum_interrupt = TIMER_MATCH2_INTERRUPT; } if (GET_BIT(tempregisr, 3) == 1) { g_endtimematch3 = get_timer(0); // printf("MATCH3 INTERRUPT OCCUR\n"); timer_priv->enum_interrupt = TIMER_MATCH3_INTERRUPT; } tempregisr = readl(timer_priv->base + TIMER_ISR_C2); // printf("AFTER READ COUNT2 ISR STAT RET :%08x\n",tempregisr); break; case 3: tempregisr = readl(timer_priv->base + TIMER_ISR_C3); // printf("BEFORE READ COUNT3 ISR STAT RET :%08x\n",tempregisr); if (GET_BIT(tempregisr, 4) == 1) { // printf("OVERFLOW INTERRUPT OCCUR\n"); timer_priv->enum_interrupt = TIMER_OVERFLOW_INTERRUPT; } if (GET_BIT(tempregisr, 0) == 1) { g_endtime = get_timer(0); // printf("INTERVAL INTERRUPT OCCUR\n"); timer_priv->enum_interrupt = TIMER_INTERVAL_INTERRUPT; } if (GET_BIT(tempregisr, 1) == 1) { g_endtimematch1 = get_timer(0); // printf("MATCH1 INTERRUPT OCCUR\n"); timer_priv->enum_interrupt = TIMER_MATCH1_INTERRUPT; } if (GET_BIT(tempregisr, 2) == 1) { g_endtimematch2 = get_timer(0); // printf("MATCH2 INTERRUPT OCCUR\n"); timer_priv->enum_interrupt = TIMER_MATCH2_INTERRUPT; } if (GET_BIT(tempregisr, 3) == 1) { g_endtimematch3 = get_timer(0); // printf("MATCH3 INTERRUPT OCCUR\n"); timer_priv->enum_interrupt = TIMER_MATCH3_INTERRUPT; } tempregisr = readl(timer_priv->base + TIMER_ISR_C3); // printf("AFTER READED COUNT3 ISR STAT RET :%08x\n",readregisr); break; default: break; } if (timer_priv->cb_event) { timer_priv->cb_event(timer_priv); } return 0; }

static void nvme_calc_irq_sets(struct irq_affinity *affd, unsigned int nrirqs) { struct nvme_dev *dev = affd->priv; unsigned int nr_read_queues, nr_write_queues = dev->nr_write_queues; if (!nrirqs) { nrirqs = 1; nr_read_queues = 0; } else if (nrirqs == 1 || !nr_write_queues) { nr_read_queues = 0; } else if (nr_write_queues >= nrirqs) { nr_read_queues = 1; } else { nr_read_queues = nrirqs - nr_write_queues; } dev->io_queues[HCTX_TYPE_DEFAULT] = nrirqs - nr_read_queues; affd->set_size[HCTX_TYPE_DEFAULT] = nrirqs - nr_read_queues; dev->io_queues[HCTX_TYPE_READ] = nr_read_queues; affd->set_size[HCTX_TYPE_READ] = nr_read_queues; affd->nr_sets = nr_read_queues ? 2 : 1; }static int nvme_setup_irqs(struct nvme_dev *dev, unsigned int nr_io_queues) { struct pci_dev *pdev = to_pci_dev(dev->dev); struct irq_affinity affd = { //ָ���ж��׺��Եļ��㷽���Ͳ��� .pre_vectors = 1, .calc_sets = nvme_set_irq_affinity, //nvme_calc_irq_sets, .priv = dev, }; unsigned int irq_queues, poll_queues; poll_queues = min(dev->nr_poll_queues, nr_io_queues - 1); dev->io_queues[HCTX_TYPE_POLL] = poll_queues; dev->io_queues[HCTX_TYPE_DEFAULT] = 1; dev->io_queues[HCTX_TYPE_READ] = 0; irq_queues = 1; if (!(dev->ctrl.quirks & NVME_QUIRK_SINGLE_VECTOR)) irq_queues += (nr_io_queues - poll_queues); return pci_alloc_irq_vectors_affinity(pdev, 1, irq_queues, PCI_IRQ_ALL_TYPES | PCI_IRQ_AFFINITY, &affd); } 在 Linux 5.17.12 内核版本中,如何修改 pci_alloc_irq_vectors_affinity() 函数的 affinity_hint 参数来绑定 NVMe 驱动的所有 I/O 队列到同一 CPU 核心上。代码展示

static void nvme_calc_irq_sets(struct irq_affinity *affd, unsigned int nrirqs) { struct nvme_dev *dev = affd->priv; unsigned int nr_read_queues, nr_write_queues = dev->nr_write_queues; if (!nrirqs) { nrirqs = 1; nr_read_queues = 0; } else if (nrirqs == 1 || !nr_write_queues) { nr_read_queues = 0; } else if (nr_write_queues >= nrirqs) { nr_read_queues = 1; } else { nr_read_queues = nrirqs - nr_write_queues; } dev->io_queues[HCTX_TYPE_DEFAULT] = nrirqs - nr_read_queues; affd->set_size[HCTX_TYPE_DEFAULT] = nrirqs - nr_read_queues; dev->io_queues[HCTX_TYPE_READ] = nr_read_queues; affd->set_size[HCTX_TYPE_READ] = nr_read_queues; affd->nr_sets = nr_read_queues ? 2 : 1; }static int nvme_setup_irqs(struct nvme_dev *dev, unsigned int nr_io_queues) { struct pci_dev *pdev = to_pci_dev(dev->dev); struct irq_affinity affd = { //ָ���ж��׺��Եļ��㷽���Ͳ��� .pre_vectors = 1, .calc_sets = nvme_set_irq_affinity, //nvme_calc_irq_sets, .priv = dev, }; unsigned int irq_queues, poll_queues; poll_queues = min(dev->nr_poll_queues, nr_io_queues - 1); dev->io_queues[HCTX_TYPE_POLL] = poll_queues; dev->io_queues[HCTX_TYPE_DEFAULT] = 1; dev->io_queues[HCTX_TYPE_READ] = 0; irq_queues = 1; if (!(dev->ctrl.quirks & NVME_QUIRK_SINGLE_VECTOR)) irq_queues += (nr_io_queues - poll_queues); return pci_alloc_irq_vectors_affinity(pdev, 1, irq_queues, PCI_IRQ_ALL_TYPES | PCI_IRQ_AFFINITY, &affd); } 在 Linux 5.17.12 内核版本中,可以通过修改 pci_alloc_irq_vectors_affinity() 函数的 affinity_hint 参数来绑定 NVMe 驱动的所有 I/O 队列到同一 CPU 核心上。

最新推荐

recommend-type

麦肯锡-年月―中国xx集团战略咨询项目建议书.ppt

麦肯锡-年月―中国xx集团战略咨询项目建议书.ppt
recommend-type

zigbee-cluster-library-specification

最新的zigbee-cluster-library-specification说明文档。
recommend-type

管理建模和仿真的文件

管理Boualem Benatallah引用此版本:布阿利姆·贝纳塔拉。管理建模和仿真。约瑟夫-傅立叶大学-格勒诺布尔第一大学,1996年。法语。NNT:电话:00345357HAL ID:电话:00345357https://theses.hal.science/tel-003453572008年12月9日提交HAL是一个多学科的开放存取档案馆,用于存放和传播科学研究论文,无论它们是否被公开。论文可以来自法国或国外的教学和研究机构,也可以来自公共或私人研究中心。L’archive ouverte pluridisciplinaire
recommend-type

实现实时数据湖架构:Kafka与Hive集成

![实现实时数据湖架构:Kafka与Hive集成](https://img-blog.csdnimg.cn/img_convert/10eb2e6972b3b6086286fc64c0b3ee41.jpeg) # 1. 实时数据湖架构概述** 实时数据湖是一种现代数据管理架构,它允许企业以低延迟的方式收集、存储和处理大量数据。与传统数据仓库不同,实时数据湖不依赖于预先定义的模式,而是采用灵活的架构,可以处理各种数据类型和格式。这种架构为企业提供了以下优势: - **实时洞察:**实时数据湖允许企业访问最新的数据,从而做出更明智的决策。 - **数据民主化:**实时数据湖使各种利益相关者都可
recommend-type

2. 通过python绘制y=e-xsin(2πx)图像

可以使用matplotlib库来绘制这个函数的图像。以下是一段示例代码: ```python import numpy as np import matplotlib.pyplot as plt def func(x): return np.exp(-x) * np.sin(2 * np.pi * x) x = np.linspace(0, 5, 500) y = func(x) plt.plot(x, y) plt.xlabel('x') plt.ylabel('y') plt.title('y = e^{-x} sin(2πx)') plt.show() ``` 运行这段
recommend-type

JSBSim Reference Manual

JSBSim参考手册,其中包含JSBSim简介,JSBSim配置文件xml的编写语法,编程手册以及一些应用实例等。其中有部分内容还没有写完,估计有生之年很难看到完整版了,但是内容还是很有参考价值的。
recommend-type

"互动学习:行动中的多样性与论文攻读经历"

多样性她- 事实上SCI NCES你的时间表ECOLEDO C Tora SC和NCESPOUR l’Ingén学习互动,互动学习以行动为中心的强化学习学会互动,互动学习,以行动为中心的强化学习计算机科学博士论文于2021年9月28日在Villeneuve d'Asq公开支持马修·瑟林评审团主席法布里斯·勒菲弗尔阿维尼翁大学教授论文指导奥利维尔·皮耶昆谷歌研究教授:智囊团论文联合主任菲利普·普雷教授,大学。里尔/CRISTAL/因里亚报告员奥利维耶·西格德索邦大学报告员卢多维奇·德诺耶教授,Facebook /索邦大学审查员越南圣迈IMT Atlantic高级讲师邀请弗洛里安·斯特鲁布博士,Deepmind对于那些及时看到自己错误的人...3谢谢你首先,我要感谢我的两位博士生导师Olivier和Philippe。奥利维尔,"站在巨人的肩膀上"这句话对你来说完全有意义了。从科学上讲,你知道在这篇论文的(许多)错误中,你是我可以依
recommend-type

实现实时监控告警系统:Kafka与Grafana整合

![实现实时监控告警系统:Kafka与Grafana整合](https://imgconvert.csdnimg.cn/aHR0cHM6Ly9tbWJpei5xcGljLmNuL21tYml6X2pwZy9BVldpY3ladXVDbEZpY1pLWmw2bUVaWXFUcEdLT1VDdkxRSmQxZXB5R1lxaWNlUjA2c0hFek5Qc3FyRktudFF1VDMxQVl3QTRXV2lhSWFRMEFRc0I1cW1ZOGcvNjQw?x-oss-process=image/format,png) # 1.1 Kafka集群架构 Kafka集群由多个称为代理的服务器组成,这
recommend-type

导入numpy库,创建两个包含9个随机数的3*3的矩阵,将两个矩阵分别打印出来,计算两个数组的点积并打印出来。(random.randn()、dot()函数)

可以的,以下是代码实现: ```python import numpy as np # 创建两个包含9个随机数的3*3的矩阵 matrix1 = np.random.randn(3, 3) matrix2 = np.random.randn(3, 3) # 打印两个矩阵 print("Matrix 1:\n", matrix1) print("Matrix 2:\n", matrix2) # 计算两个数组的点积并打印出来 dot_product = np.dot(matrix1, matrix2) print("Dot product:\n", dot_product) ``` 希望
recommend-type

c++校园超市商品信息管理系统课程设计说明书(含源代码) (2).pdf

校园超市商品信息管理系统课程设计旨在帮助学生深入理解程序设计的基础知识,同时锻炼他们的实际操作能力。通过设计和实现一个校园超市商品信息管理系统,学生掌握了如何利用计算机科学与技术知识解决实际问题的能力。在课程设计过程中,学生需要对超市商品和销售员的关系进行有效管理,使系统功能更全面、实用,从而提高用户体验和便利性。 学生在课程设计过程中展现了积极的学习态度和纪律,没有缺勤情况,演示过程流畅且作品具有很强的使用价值。设计报告完整详细,展现了对问题的深入思考和解决能力。在答辩环节中,学生能够自信地回答问题,展示出扎实的专业知识和逻辑思维能力。教师对学生的表现予以肯定,认为学生在课程设计中表现出色,值得称赞。 整个课程设计过程包括平时成绩、报告成绩和演示与答辩成绩三个部分,其中平时表现占比20%,报告成绩占比40%,演示与答辩成绩占比40%。通过这三个部分的综合评定,最终为学生总成绩提供参考。总评分以百分制计算,全面评估学生在课程设计中的各项表现,最终为学生提供综合评价和反馈意见。 通过校园超市商品信息管理系统课程设计,学生不仅提升了对程序设计基础知识的理解与应用能力,同时也增强了团队协作和沟通能力。这一过程旨在培养学生综合运用技术解决问题的能力,为其未来的专业发展打下坚实基础。学生在进行校园超市商品信息管理系统课程设计过程中,不仅获得了理论知识的提升,同时也锻炼了实践能力和创新思维,为其未来的职业发展奠定了坚实基础。 校园超市商品信息管理系统课程设计的目的在于促进学生对程序设计基础知识的深入理解与掌握,同时培养学生解决实际问题的能力。通过对系统功能和用户需求的全面考量,学生设计了一个实用、高效的校园超市商品信息管理系统,为用户提供了更便捷、更高效的管理和使用体验。 综上所述,校园超市商品信息管理系统课程设计是一项旨在提升学生综合能力和实践技能的重要教学活动。通过此次设计,学生不仅深化了对程序设计基础知识的理解,还培养了解决实际问题的能力和团队合作精神。这一过程将为学生未来的专业发展提供坚实基础,使其在实际工作中能够胜任更多挑战。