modelsim tcl自动化建工程

是的，ModelSim可以使用Tcl脚本自动化建立工程。以下是一个简单的Tcl脚本示例，可以自动创建一个简单的Verilog工程：

# Create a new project
project new my_project

# Set the working directory
project work my_project
cd work

# Add Verilog files to the project
set verilog_files [list ./rtl/my_module1.v ./rtl/my_module2.v]
foreach file $verilog_files {
    add file $file
}

# Compile the design
vlog -work work $verilog_files

# Create a new simulation
vsim -novopt my_testbench

# Add design files to the simulation
set design_files [list my_module1 my_module2]
foreach file $design_files {
    add wave -r /*/$file/*
}

# Run the simulation
run -all

这个简单的脚本创建了一个名为“my_project”的新项目，并将工作目录设置为“work”。然后，它通过循环将两个Verilog文件添加到项目中，并使用“vlog”命令编译设计。接下来，它使用“vsim”命令创建一个新的仿真，并将设计文件添加到仿真中。最后，它运行仿真。

您可以根据自己的需要修改此脚本，以自动化建立不同类型的工程。