将计数值cnt送到指定的1位数码管显示verilog

以下是一个简单的 Verilog 代码示例，可以将计数值 `cnt` 显示在一个 1 位数码管上：

module display(
    input [3:0] cnt,
    output reg [6:0] seg
);

always @(*) begin
    case(cnt)
        4'd0: seg = 7'b1000000;
        4'd1: seg = 7'b1111001;
        4'd2: seg = 7'b0100100;
        4'd3: seg = 7'b0110000;
        4'd4: seg = 7'b0011001;
        4'd5: seg = 7'b0010010;
        4'd6: seg = 7'b0000010;
        4'd7: seg = 7'b1111000;
        4'd8: seg = 7'b0000000;
        4'd9: seg = 7'b0010000;
        default: seg = 7'b1111111;
    endcase
end

endmodule

该模块具有一个 4 位输入 `cnt`，表示要显示的计数值。它还有一个 7 位输出 `seg`，表示 1 位数码管的 7 个段。在 `always` 块中，使用 `case` 语句根据输入值 `cnt` 设置输出 `seg` 的值。在默认情况下，如果 `cnt` 的值不是 0-9，则将所有段设置为高电平，即不显示任何数字。

在实际应用中，您需要将此模块与其他模块组合，以便将计数器的值传递给 `cnt` 输入。然后，将 `seg` 输出连接到 1 位数码管上，以显示计数器的值。