verilog自动售货机代码

以下是一个简的Verilog自动售货机代码示：

module vending_machine(
    input clk, // 时钟号
    input reset, // 复位号
    input one_yuan, // 投入1元硬币信号
    input half_yuan, // 投入0.5元硬币信号
    input dispense, // 出货信号
    output reg half_out, // 0.5元硬币找零信号
    output reg [3:0] state // 状态寄存器
);

// 状态定义
parameter S0 = 4'b0000; // 初始状态
parameter S1 = 4'b0001; // 投入1元硬币状态
parameter S2 = 4'b0010; // 投入0.5元硬币状态
parameter S3 = 4'b0011; // 出货状态
parameter S4 = 4'b0100; // 找零状态

// 状态转移逻辑
always @(posedge clk, posedge reset) begin
    if (reset) begin
        state <= S0;
        half_out <= 0;
    end else begin
        case (state)
            S0: begin
                if (one_yuan) begin
                    state <= S1;
                end else if (half_yuan) begin
                    state <= S2;
                end
            end
            S1: begin
                if (one_yuan) begin
                    state <= S3;
                end else if (half_yuan) begin
                    state <= S4;
                    half_out <= 1;
                end
            end
            S2: begin
                if (one_yuan) begin
                    state <= S3;
                end else if (half_yuan) begin
                    state <= S2;
                end
            end
            S3: begin
                if (dispense) begin
                    state <= S0;
                end
            end
            S4: begin
                if (dispense) begin
                    state <= S0;
                    half_out <= 0;
                end
            end
        endcase
    end
end

endmodule

该代码实现了一个简单的自动售货机，包括投入1元和0.5元硬币、出货和找零等功能。状态机的状态定义和转移逻辑都在代码中有详细注释。