TMS320C6748 DSP时钟配置与PHY_McASP0详解

"TMS320C6748 DSP 技术参考手册 中文版" 这篇文章主要讨论了TMS320C6748 DSP芯片中与时钟相关的配置和设置，特别是关于PHY_McASP0串行时钟的使用。在EMAC RMII时钟配置中，涉及到了I2C0、Timer64P0/P1、RTC、USB2.0 PHY等多个模块的时钟源选择。McASP0串行时钟是其中的一个关键时钟源，它可以由PLL0_SYSCLK3或PLL0_SYSCLK4分频得到，并且支持/1、/2、/3或/4的分频选项。 PLL0_SYSCLK的分频值调整可用于优化功耗，但必须确保不同时钟域之间的时钟比率保持1:2:4的比例。此外，PLL0还支持一个特殊的/4.5分频器，用于生成EMIFA时钟，尽管这会产生非50%占空比的工作周期。默认情况下，EMIFA使用PLL0_SYSCLK3，但可以通过编程SYSCFG的芯片配置3寄存器来改变为使用PLL0_PLLOUT的/4.5分频。 对于ASYNC3模块，它们通常使用PLL0_SYSCLK2，但在某些配置下，可以通过修改SYSCFG的ASYNC3_CLKSRC位来让这些模块使用PLL1_SYSCLK2。同时，PLL0的输入时钟源可以选择使用PLL1_SYSCLK3替代OSCIN，通过编程PLLCTL的EXTCLKSRC位实现。 在TMS320C6748的技术参考手册中，详细介绍了该DSP芯片的固定和浮点运算能力，硬件结构，以及如何进行系统级的配置。这份手册是由广州创龙电子科技有限公司翻译并发布的，包含了TI官方的多个相关文档，如DSP的硬件参考、技术参考手册、硅片修订等，同时也提到了SYSBIOS和System Analyzer的用户指南。 手册的使用者需要注意，文档可能存在错误或遗漏，使用者在遇到问题时可以联系创龙提供的销售和技术支持邮箱，但广州创龙对此文档的任何疏漏引起的损失不负责任。这份资源对于理解TMS320C6748 DSP的时钟管理和系统配置提供了详尽的指导。