12bit全差分电荷转移采样保持电路设计与性能优化

本文主要探讨的是12位流水线ADC（Analog-to-Digital Converter，模拟到数字转换器）中的关键模块——采样保持电路的设计。随着CMOS技术的快速发展，CMOS图像传感器因其高集成度、低功耗和低成本的优势，在数码相机、手机等设备中占据主导地位。然而，目前国际上的主流流水线A/D转换器已经达到了14位10MHz的性能，而国内大部分流片成功的仍是10位的转换器，因此对更高精度的12位乃至更高精度的流水线A/D转换器有着迫切的需求。 采样保持电路在ADC中起着至关重要的作用，它的性能直接影响了整个转换器的精度和稳定性。本文提出了一种全差分电荷转移型的采样保持电路结构，这种结构的优势在于能有效地抑制与输入信号无关的电荷注入和时钟馈通，提高电路的抗干扰能力。具体来说，底极板采样技术的应用可以消除与输入信号相关的电荷注入和时钟馈通，而栅压自举电路则解决了开关非线性问题。此外，采用折叠式增益增强运算放大器有助于减少因有限增益和不完全建立带来的误差。 在实验条件下，该采样保持电路在5V电源电压和20MS/s采样频率下表现出优异性能。当输入信号处于奈奎斯特频率时，无杂散动态范围(SFDR)达到76dB，这意味着电路具有出色的信噪比。同时，采样精度达到了0.012%，完全符合12位精度的要求，证明了设计的有效性和实用性。 总结来说，本文提供的是一种高性能的12位流水线ADC采样保持电路设计，它不仅提升了转换器的整体性能，也为后续的高精度A/D转换器研发提供了有价值的参考。这种全差分电荷转移结构和优化的电路技术对于推动CMOS图像传感器和相关应用的发展具有重要意义。