VHDL实现：简易CPU设计与汇编指令解析

"VHDL_CPU_源码.doc" 是一份关于使用VHDL语言设计和实现简单CPU的文档，这个CPU能够执行基础的汇编指令，包括MOV, ADD, SUB, OUT 和 HLT。CPU设计的核心部分包括状态机、寄存器、指令解码以及与外部存储器的交互。 在CPU的设计中，它包含了以下关键组件和功能： 1. **程序计数器（PC）**：PC负责存储下一条要执行指令的地址。在S0状态，PC会将当前地址赋值给MARS（Memory Address Register），然后在S1状态下，PC自增以指向下一个地址。 2. **复位键（RST）**：设计中考虑了复位信号，用于初始化系统。RST信号的处理使得时序进程（REG: PROCESS）和组合进程（COM: PROCESS）合并，但这也导致每个状态可能需要两个时钟周期来完成。 3. **状态机**：CPU的工作通过一个状态机来控制，确保指令的正确执行顺序。状态机从S0到S2，每条指令的执行步骤相同，包括更新PC、读取指令、解码指令等。 4. **指令寄存器（IR）**：在S2状态下，从只读存储器（ROM）中读取的指令被赋值给IR，为后续的指令解码做准备。 5. **指令解码**：在S3状态下，IR的高4位被取出作为指令代码进行解码。根据解码结果，CPU执行相应的操作，如移动数据、执行加法或减法操作、输出数据或者停止运行。 6. **寄存器**：如累加器（AX）是CPU内部的临时存储单元，用于计算。在执行MOV、ADD、SUB指令时，数据会与AX交互。当指令是OUT时，AX的内容会被输出；若指令是HLT（1111），CPU停止运行。 7. **内存地址寄存器（MAR）**：在解码过程中，如果指令涉及内存操作（如MOV, ADD, SUB），解码后的地址会被赋值给MAR，然后由MAR指示内存单元读取或写入数据。 8. **数据总线（DATABUS）**：用于在CPU内部和外部存储器之间传输数据。当IR的指令代码匹配MOV、ADD或SUB时，数据总线上的内容会被赋值给AX或反之。 9. **标志寄存器（FLAG）**：虽然未详细描述，但通常用于存储算术和逻辑运算的结果状态，如进位、溢出等，这些标志在某些指令中可能很重要，例如在条件分支中。 总体来说，这个VHDL实现的CPU设计是一个基础的微处理器模型，它展示了如何使用硬件描述语言来构建一个能够执行基本指令集的CPU。这种设计对于理解计算机体系结构、数字逻辑和VHDL编程有很好的教育价值。通过这样的设计，可以深入学习计算机的工作原理，以及如何使用VHDL进行硬件级别的编程。