1.2
基于
EDA
的
FPGA/ CPLD
开发
我国的电子设计技术发展到今天,将面临一次更大意义的突破,即
FPGA/CPLD ( Field
Programmable Gate Array
,现场可编程门阵列
/Complex Programmable Logic Device
,复杂可
编程逻辑器件
)
在
EDA
基础上的广泛应用。从某种意义上说,新的电子 系统运转的物理机制又将
回到原来的纯数字电路结构,但却是一种更高层次的循环,它 在更高层次上容纳了过去数字技术的
优秀部分,对
(Micro Chip Unit ) MCU
系统是一种 扬弃,在电子设计的技术操作和系统构成的
整体上发生了质的飞跃。如果说
MCU
在逻 辑的实现上是无限的话,那么
FPGA/CPLD
不但包括了
MCU
这一特点,而且可以触及 硅片电路线度的物理极限,并兼有串、并行工作方式,高速、高可
靠性以及宽口径适用 性等诸多方面的特点。不但如此,随着
EDA
技术的发展和
FPGA/CPLD
在深
亚微米领 域的进军,它们与
MCU, MPU, DSP, A/D, D/A, RAM
和
ROM
等独立器件间的物理与功
能界限已日趋模糊。特别是软
/
硬
IP
芯核
(
知识产权芯核
;Intelligenee Property Core,
—种 已注册
产权的电路设计
)
产业的迅猛发展,嵌入式通用及标准
FPGA
器件的呼之欲出, 片上系统
(SOC)
已经近在咫尺。
FPGA/CPLD
以其不可替代的地位及伴随而来的极具知识 经济特征的
IP
芯核产业的
崛起,正越来越受到业内人士的密切关注。
FPGA/CPL
简介
FPGA
和
CPLD
都是高密度现场可编程逻辑芯片,都能够将大量的逻辑功能集成于 一个单片集
成电路中,其集成度已发展到现在的几百万门。复杂可编程逻辑器件
CPLD
是由
PAL
( Programmable Array Logie
,可编程数组逻辑
)
或
GAL ( Generic Array Logie
, 通用数组逻
辑
)
发展而来的。它采用全局金属互连导线,因而具有较大的延时可预测性, 易于控制时序逻
辑
;
但功耗比较大。现场可编程门阵列
(FPGA)
是由掩膜可编程门阵列
(MPGA)
和可编程逻辑
器件二者演变而来的,并将它们的特性结合在一起,因此
既有门阵列的高逻辑密度和通用性,又有可编程逻辑器件的用户可编程特性。
FPGA
FPGA
通
常由布线资源分隔的可编程逻辑单元
(
或宏单元
)
构成数组,又由可编程
I/O
单元围绕数 组构成
整个芯片。其内部资源是分段互联的,因而延时不可预测,只有编程完毕后才能 实际测量。
CPLD
和
FPGA
建立内部可编程逻辑连接关系的编程技术有三种
:
基于反熔丝技术的 器件只允
许对器件编程一次,编程后不能修改。其优点是集成度、工作频率和可靠性都 很高,适用于电磁辐
射干扰较强的恶劣环境。基于
EEPROM
内存技术的可编程逻辑芯 片能够重复编程
100
次以上,系
统掉电后编程信息也不会丢失。编程方法分为在编程器
上编程和用下载电缆编程。 用下载电缆编程的器件, 只要先将器件装焊在印刷电路板上, 通过
PC, SUN
工作站、
ATE(
自动测试仪
)
或嵌入式微处理器系统,就能产生编程所用的 标准
5V, 3.3V
2