节能型10位100 MS/s Flash-SAR混合ADC设计与优势

本文档主要探讨了一种创新的10位、100-MSPS（每秒百万次）混合模数转换器（ADC），其采用了基于Flash-SAR架构的设计，旨在提高能效并降低功耗。这种混合ADC的关键在于其新颖的开关方案，该方案在采样阶段显著减少了比较周期，从而提升了转换速度。 在硬件实现上，混合ADC的时序图在图1中有所展示。样本时钟CLKS负责触发整个采样过程，而CLKD1和CLKD2则是Flash部分和SAR（ Successive Approximation Register）部分的比较器时钟。在采样阶段，数字模拟转换器（DAC）的顶部电容连接到输入信号（Vip和Vin），底部连接到电压参考点VCM，这样可以实现差分信号的高效采样。同时，Flash ADC利用锁相环（S/H）电路来同时对输入电压进行采样。 当CLKS下降，CLKD1上升时，Flash ADC启动粗粒度转换，完成前三位的量化。接着，根据新的开关策略，高位CAP DAC电容器的状态会根据输入信号调整。当CLKD1下降时，Flash ADC完成了粗粒度转换，然后切换至SAR ADC模式。在CLKD2上升沿，SAR ADC进行精细转换，总共进行8次。这样设计的结果是，相比于传统的SAR ADC，这种混合ADC减少了总的比较循环次数，显著提高了转换速率。 另一个重要的技术亮点是采用了具有全范围输入的动态比较器。在大多数传统的Flash转换器中，动态比较器通常只能处理有限的输入电压范围。然而，文中提到的新型设计扩展了输入范围，使得混合ADC能够在更广泛的信号条件下保持性能，这对于处理大量工业或通信信号尤为重要。 这篇研究论文详细介绍了如何通过巧妙结合Flash和SAR技术，优化ADC的转换效率和性能，尤其是在低功耗和高速度需求下，为未来的信号处理和系统设计提供了有价值的参考。作者的创新开关策略和宽范围输入比较器技术，有望推动混合ADC在现代电子设备中的广泛应用。