基于SAT的串扰时延故障检测算法研究

本文主要探讨的是"基于SAT的串扰时延故障测试"这一主题，针对深亚微米技术发展中日益严重的串扰噪声问题，以及其对电路性能的影响，特别是串扰时延故障的检测需求。传统的串扰故障测试技术主要集中在尖峰脉冲检测上，但随着技术进步，研究人员开始关注串扰时延故障的测试，这已成为一个关键领域。 作者以计算机工程与应用为背景，借鉴了Verilog硬件描述语言的形式模型，通过词法分析和语法分析将其转化为CNF（合取范式）形式，以便于处理。这种方法旨在在非鲁棒测试环境下，通过SAT（布尔可满足性）求解器找到引发串扰时延故障的测试矢量。与传统ATPG（自动测试图案生成）方法相比，SAT求解技术在解决大规模问题上的效率更高，更具前景。 Chen、Krstic和Gupta等人分别提出了不同的串扰时延故障模型和测试方法，如ATPG算法、遗传算法和PODEM算法，这些方法都利用了多值逻辑变量。然而，这些传统方法在面对大规模电路设计时可能存在局限性。 Shang Yuling和Peng Caijun两位作者提出了一种创新的解决方案，即基于SAT的串扰时延故障测试，他们利用SAT求解器的强大能力，能够有效地生成测试向量，以精确地识别和定位由串扰引起的时延故障。他们在ISCAS'85标准电路上进行了实验验证，结果显示该算法对于串扰时延故障的测试具有显著的优势。 总结来说，这篇论文将SAT技术应用于串扰时延故障测试，不仅提高了故障检测的准确性和效率，而且突破了传统ATPG方法的瓶颈，为现代集成电路设计中的信号完整性管理和故障诊断提供了新的可能。这项研究对于推动计算机工程领域的前沿进展具有重要意义。