![](https://csdnimg.cn/release/download_crawler_static/87192788/bg5.jpg)
图 1.1 A×B 计算竖式
X
4
,X
3
,X
2
,X
1
,Y
4
,Y
3
,Y
2
,Y
1
为阵列乘法器的输入端,Z
1
-Z
8
为阵列乘法器的输
出端,该逻辑框图所要完成的功能是实现两个四位二进制既 A(X)*B(Y)的乘法运
算,其计算结果为 C(Z) (其中 A(X)=X
4
X
3
X
2
X
1
,B(Y)=Y
4
Y
3
Y
2
Y
1
,C(Z)=Z
8
Z
7
Z
6
Z
5
Z
4
Z
3
Z
2
Z
1
而且输入和输出结果均用二进制表示 )。阵列乘法器的总原理如图 1.2 所示。
图 1.2 阵列器的总原理图
1.2 设计思路
〔1〕整体局部:阵列乘法器采用的是先逐位求解局部积,本课程设计要完成
X 与 Y 的乘法运算(X=X
4
X
3
X
2
X
1
,Y=Y
4
Y
3
Y
2
Y
1
), 采用自上而下的设计方法,顶层设
计采用 8 输入和 8 输出的一个自设置芯片,芯片内部封装 16 个模块,构成 4×4
的乘法阵列,如图 1.3 所示,阵列的每一行送入乘数 Y 的每一位数位,而各行错
开形成的每一斜列那么送入被乘数的每一数位。
X1 Z1
X2 Z2
X3 Z3
X4 Z4
Y1 Z5
Y2 Z6
Y3 Z7
Y4 Z8