VLSI测试方法与内建自测试原理-电路可测性设计概论

"内建自测试（BIST）是集成电路测试的一种重要方法，分为在线BIST和离线BIST。在线BIST又分为并发和非并发两种，主要用于电路的正常运行环境下的测试。离线BIST则在非正常功能条件下进行，适用于不同层次的测试，但不能检测实时故障。BIST利用测试图形生成器（如PRPG和SRPG）产生测试图案，并通过输出响应分析器（如MISR和SISR）进行响应分析。这些技术在VLSI测试和可测性设计中扮演关键角色，对于集成电路的设计、制造、测试和应用至关重要。" 内建自测试（Built-In Self Test, BIST）是一种在集成电路内部集成测试机制的技术，它允许对芯片进行自我诊断和验证。根据执行时间和系统状态，BIST可分为在线BIST和离线BIST。在线BIST分为并发和非并发两种类型，前者测试与电路正常操作同时进行，后者在电路空闲时进行，方便故障诊断。离线BIST则不在正常工作状态下进行，可用于系统级、板级和芯片级的不同测试阶段，但无法检测实时发生的故障。 测试图形生成器（Test-Pattern Generators, TPG）是BIST的核心组成部分，常见类型有伪随机图形生成器（PRPG）和移位寄存器图形生成器（SRPG）。PRPG通常基于多输出线性反馈移位寄存器，产生测试图案，而SRPG则使用单输出的线性反馈移位寄存器。输出响应分析器（Output Response Analyzers, OSA）则包括多输入特征分析寄存器（MISR）和单输入特征分析寄存器（SISR），它们使用线性反馈移位寄存器来分析测试结果。 在VLSI测试方法学和可测性设计中，BIST技术结合了电路测试、分析的基本概念、数字电路的描述和模拟方法，以及各种专用的可测性设计策略。例如，扫描和边界扫描理论、IDDQ测试、随机和伪随机测试等，都是为了提高测试效率和故障覆盖率。此外，数据压缩结构用于减少测试数据量，增强测试系统的性能。对于内存和系统级芯片（SoC）这样的复杂组件，可测性设计尤为重要，确保在设计阶段就考虑到测试的便利性，降低后期维护成本。 BIST技术是VLSI领域不可或缺的一部分，它不仅简化了测试流程，降低了测试成本，而且提高了集成电路的质量和可靠性。对于集成电路设计者、制造商、测试工程师以及应用开发者来说，理解和掌握BIST原理和技术至关重要，它为他们在电路设计、模拟、测试和分析中提供了坚实的基础。