VLSI测试方法与可测性设计：自动内建自测试原理

"该资源是一份关于自动内建自测试（BIST）的材料，源自国科大的模式识别课程2018年的期末试题。它特别关注了循环内建自测试（CBIST）这一方法，这是VLSI（超大规模集成电路）测试方法学和可测性设计的一部分。书中详细阐述了VLSI测试的重要性和挑战，以及如何通过可测性设计提高测试效率和效果。" 自动内建自测试（BIST）是集成电路设计中的一个重要概念，目的是在系统内部实现自我检测，从而简化外部测试设备的需求和降低测试成本。CBIST是一种利用电路内部寄存器进行测试的方法，其中关键组件是自测试移位寄存器（STSR）。在CBIST中，这些STSR形成一个循环测试路径，可以生成和分析测试序列。 在图9.17所示的典型结构中，可以看到STSRs与LFSR（线性反馈移位寄存器）和MISR（多输入 Signature Register）的连接。LFSR用于生成伪随机测试模式，而MISR则用于收集和压缩测试响应，以便于分析。MISR的特征多项式通常为1 + mx，其中m表示STSR链路中的存储单元数量。 CBIST的测试流程包括三个步骤： 1. 初始化：所有寄存器被置为已知状态，这通常是全零或全一状态，以便在测试开始时有一个明确的起点。 2. 测试阶段：电路切换到测试模式，非STSR的寄存器正常工作，而STSRs则作为LFSR和MISR工作，生成和接收测试信号。 3. 响应分析：电路保持在测试模式，STSRs产生的序列与预期的响应值进行比较，以评估电路的功能正确性。 书中还提到了其他VLSI测试方法，如IDDQ测试（电流断电测试）、随机和伪随机测试、边界扫描技术等，以及与M序列相关的测试生成方法。此外，还有针对专用电路、内存和系统级芯片（SoC）的可测性设计策略。这本书不仅适用于VLSI设计、制造、测试和应用的专业人士，也适合作为高校电子信息类学生的教材。 VLSI测试方法学和可测性设计是确保集成电路质量和可靠性的关键领域，它涵盖了从电路级到系统级的各种测试和分析技术。通过深入理解和应用这些方法，可以有效地检测和诊断集成电路中的故障，从而提高产品的质量和可靠性。