VLSI测试方法学与可测性设计：电路测试与内建自测试原理

"模式识别-2018期末试题, VLSI测试方法学和可测性设计" 本文主要探讨了集成电路（IC）测试的重要性和相关概念，特别是针对VLSI（超大规模集成电路）的测试方法学和可测性设计。测试在IC设计和制造中扮演着关键角色，确保产品的质量和可靠性。它不仅涉及到电路的功能验证，还涵盖了产品测试和内建自测试（BIST）等领域。 测试过程分为设计验证和产品测试两个阶段。设计验证使用功能模型，通常利用功能模拟和时间模拟（不同于硬件仿真）在电子设计自动化（EDA）环境中进行。产品测试则基于故障模型，当测试、响应获取以及生成和分析都由自动测试设备（ATE）执行时，这种设备称为ATE。随着集成电路集成度和速度的提升，ATE可能无法满足需求，这时BIST成为解决方案，测试过程由芯片内部的硬件电路完成。 测试涵盖了一系列复杂的过程，包括电路建模、测试图形生成、测试施加和响应分析。测试生成尤其复杂，因为它是一个NP-complete问题。错误和故障是测试关注的重点，错误可以由设计错误、制造失误、物理缺陷或环境因素引起。测试方法学引入了故障的概念，将电路状态分为无故障和有故障，通过观察错误效应来检测故障。 在描述电路问题时，会根据设计和制造阶段以及描述的层次进行区分。物理结构的异常用缺陷描述，电路级的问题称为失效方式或物理故障，而在数字电路中，逻辑故障是基于逻辑级的描述，便于数学处理。故障模型如单根线固定在特定逻辑值，用于模拟故障。 本书《VLSI测试方法学和可测性设计》深入介绍了电路测试和分析的基础理论，包括数字电路的描述和模拟，组合电路和时序电路的测试生成，以及IDDQ测试、随机和伪随机测试原理。此外，书中还涉及专用可测性设计、扫描和边界扫描、数据压缩结构和内存、SoC的可测性设计方法等。 这本书不仅适合集成电路设计、制造、测试和应用领域的专业人员，也是高校高年级学生和研究生学习相关课程的理想教材。它旨在促进电路设计、制造、测试和应用之间的沟通，帮助读者掌握高级的测试技术和可测性设计策略。