"RISC-V指令集手册，卷1：用户级指令集体系结构（User-Level ISA），2.1版，由Andrew Waterman, Yunsup Lee, David Patterson, Krste Asanović等人编著，是加州大学伯克利分校的CSDivision和EECSDepartment的技术报告。该手册涵盖了RISC-V架构的基本整数子集，程序员模型，以及一些重要的更新和改进。"
在RISC-V架构中，程序员模型的核心是其基本整数子集。这一子集包括了31个通用寄存器x1至x31，用于存储整数数据，其中x0被硬连线为常数0。在RV32实现中，这些寄存器是32位宽的，而在RV64实现中，它们是64位宽的。寄存器的宽度由XLEN表示，可以是32或64位。此外，程序计数器pc是一个额外的用户可见寄存器，它保存当前执行指令的地址。
在设计RISC-V架构时，选择合适的寄存器数量是一个关键因素，因为它直接影响代码大小、性能和能效。尽管有人认为16个寄存器可能足以满足编译代码的需求，但在16位指令格式中，编码16个寄存器并实现完整的ISA是具有挑战性的，因为操作码的空间会受到限制。因此，RISC-V选择了更多的寄存器以提供更灵活的编程环境。
手册的2.1版进行了多项更新和改进，如增强了注释，每个章节都有独立的版本号，改进了长指令编码，特别是对于大于64位的情况。此外，还引入了计数器寄存器，并且CSR（控制和状态寄存器）指令现在使用基本整数格式描述。SCALL和SBREAK指令被重命名为ECALL和EBREAK，但其功能保持不变。浮点处理和转换规则也得到了澄清，特别是在处理NaN和溢出时的行为。
在内存一致性方面，LR/SC（Load-Linked/Store-Conditional）指令的成功条件和失败需求被进一步明确，包括在压缩指令序列中的使用。同时，提出了一个名为RV32E的新基本ISA提案，它减少了整数寄存器的数量，以适应更小的设备。调用约定也得到了修订，软浮点调用约定的栈对齐要求有所放宽，并详细描述了针对RV32E的调用约定。
此外，C压缩扩展提案也得到了修订，现在是版本1.9，以提高代码密度和效率。RISC-V架构的目标是在未来的版本中保持基本的用户ISA和通用扩展（如IMAFD）的稳定性，以确保软件的兼容性和长期发展。
我的内容管理
展开
