8K×8:(16K×32) / (8K×8) = 2×4 = 8 片
8. 试比较静态 RAM 和动态 RAM。
答:略。(参看课件)
9. 什么叫刷新?为什么要刷新?说明刷新有几种方法。
解:刷新:对 DRAM 定期进行的全部重写过程;
刷新原因:因电容泄漏而引起的 DRAM 所存信息的衰减需要及时补充,因此安排了定期刷新操作;
常用的刷新方法有三种:集中式、分散式、异步式。
集中式:在最大刷新间隔时间内,集中安排一段时间进行刷新,存在 CPU 访存死时间。
分散式:在每个读/写周期之后插入一个刷新周期,无 CPU 访存死时间。
异步式:是集中式和分散式的折衷。
10. 半导体存储器芯片的译码驱动方式有几种?
解:半导体存储器芯片的译码驱动方式有两种:线选法和重合法。
线选法:地址译码信号只选中同一个字的所有位,结构简单,费器材;
重合法:地址分行、列两部分译码,行、列译码线的交叉点即为所选单元。这种方法通过行、列译码信号的重合来选址,也称矩阵
译码。可大大节省器材用量,是最常用的译码驱动方式。
11. 一个 8K×8 位的动态 RAM 芯片,其内部结构排列成 256×256 形式,存取周期为 0.1μs。试问采用集中刷新、分散刷新和异步刷新
三种方式的刷新间隔各为多少?
解:采用分散刷新方式刷新间隔为:2ms,其中刷新死时间为:256×0.1μs=25.6μs
采用分散刷新方式刷新间隔为:256×(0.1μs+×0.1μs)=51.2μs
采用异步刷新方式刷新间隔为:2ms
12. 画出用 1024×4 位的存储芯片组成一个容量为 64K×8 位的存储器逻辑框图。要求将 64K 分成 4 个页面,每个页面分 16 组,指出
共需多少片存储芯片。
解:设采用 SRAM 芯片,则:
总片数 = (64K×8 位) / (1024×4 位)= 64×2 = 128 片
题意分析:本题设计的存储器结构上分为总体、页面、组三级,因此画图时也应分三级画。首先应确定各级的容量:
页面容量 = 总容量 / 页面数 = 64K×8 / 4 = 16K×8 位,4 片 16K×8 字串联成 64K×8 位
组容量 = 页面容量 / 组数 = 16K×8 位 / 16 = 1K×8 位,16 片 1K×8 位字串联成 16K×8 位
组内片数 = 组容量 / 片容量 = 1K×8 位 / 1K×4 位 = 2 片,两片 1K×4 位芯片位并联成 1K×8 位
存储器逻辑框图:(略)。
13. 设有一个 64K×8 位的 RAM 芯片,试问该芯片共有多少个基本单元电路(简称存储基元)?欲设计一种具有上述同样多存储基元的
芯片,要求对芯片字长的选择应满足地址线和数据线的总和为最小,试确定这种芯片的地址线和数据线,并说明有几种解答。
解:存储基元总数 = 64K×8 位 = 512K 位 = 2
19
位;
思路:如要满足地址线和数据线总和最小,应尽量把存储元安排在字向,因为地址位数和字数成 2 的幂的关系,可较好地压缩线数。
解:设地址线根数为 a,数据线根数为 b,则片容量为:2
a
×b = 2
19
;b = 2
19-a
;
若 a = 19,b = 1,总和 = 19+1 = 20;
a = 18,b = 2,总和 = 18+2 = 20;
a = 17,b = 4,总和 = 17+4 = 21;
a = 16,b = 8,总和 = 16+8 = 24;
…… ……
由上可看出:片字数越少,片字长越长,引脚数越多。片字数减 1、片位数均按 2 的幂变化。
结论:如果满足地址线和数据线的总和为最小,这种芯片的引脚分配方案有两种:地址线 = 19 根,数据线 = 1 根;或地址线 =
18 根,数据线 = 2 根。
14. 某 8 位微型机地址码为 18 位,若使用 4K×4 位的 RAM 芯片组成模块板结构的存储器,试问:
(1)该机所允许的最大主存空间是多少?
(2)若每个模块板为 32K×8 位,共需几个模块板?
(3)每个模块板内共有几片 RAM 芯片?
(4)共有多少片 RAM?
(5)CPU 如何选择各模块板?
解:(1)该机所允许的最大主存空间是:2
18
× 8 位 = 256K×8 位 = 256KB
(2)模块板总数 = 256K×8 / 32K×8 = 8 块
(3)板内片数 = 32K×8 位 / 4K×4 位 = 8×2 = 16 片
(4)总片数 = 16 片×8 = 128 片
(5)CPU 通过最高 3 位地址译码输出选择模板,次高 3 位地址译码输出选择芯片。地址格式分配如下: