Xavier_TRM_DP09253002.pdf

需积分: 23 76 浏览量更新于2023-03-03 评论收藏 37.33MB PDF 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源评论

资源推荐

Xavier Series SoC Technical Reference Manual

XAVIER | TRM | DP-09253-002_v1.1 | SUBJECT TO CHANGE | www.nvidia.com Page of 1 8287

DP-09253-002

ID:

10-Dec-2018 15:50

Date:

1.1

Version:

Technical Reference Manual

Xavier Series SoC

Abstract

The Technical Reference Manual focuses on the logical organization and control of

Xavier Series SoC. It provides information for those modules that interface to external

devices, or those that control fundamental chip operations. The modules detailed in

this document provide an overview, any necessary programming guidelines, and a

hardware acceleration are controlled by NVIDIA provided software and not

documented here.

Xavier Series SoC Technical Reference Manual
XAVIER | TRM | DP-09253-002_v1.1 | SUBJECT TO CHANGE | www.nvidia.com Page   of 2 8287
Table of Contents
Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  10
Introduction  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  11
1 Reading Register Tables . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  13
2 Units  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  15
3 Glossary  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  15
Memory Architecture and Memory Mapped I/O . . . . . . . . . . . . . . . . . . . . .  24
1 Address Map  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  24
1.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  24
1.2 AMAP and Aperture  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  25
1.3 System Address Map  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  29
2 Address Space Translation (AST)  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  71
2.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  71
2.2 Functional Description  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  73
2.3 AST Software Requirements  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  77
2.4 AST Registers  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  78
3 General Purpose Direct Memory Access (DMA) Engines  . . . . . . . . . . . . . . . . . . . . . . .  105
3.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  105
3.2 Functional Description  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  108
3.3 Programming Guidelines  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  110
3.4 GPC-DMA Registers  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  115
4 System Memory Management Unit (SMMU)  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  435
4.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  435
Boot and Power Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  438

Xavier Series SoC Technical Reference Manual
XAVIER | TRM | DP-09253-002_v1.1 | SUBJECT TO CHANGE | www.nvidia.com Page   of 3 8287
1 Boot and Power Management Processor (BPMP)  . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  438
1.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  438
CPU Complex (CCPLEX)  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  439
1 CCPLEX Overview  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  440
1.1 High-Level Multi-Core Block Diagram  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  440
1.2 Architectural Compliance  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  442
1.3 GICv2  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  442
1.4 High-Level Description of Micro-coded Implementation  . . . . . . . . . . . . . . . . . . . . . . . . . . .  442
1.5 High-Level Description of Power Management  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  442
1.6 Cache Flushes and Multi-processor Coherence  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  443
2 CCPLEX Functional Description  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  443
2.1 Top-Level Functional Diagram  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  443
2.2 Xavier Processor Components . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  445
3 CCPLEX Programming Guidelines  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  448
3.1 ARMv8 Architecture Concepts  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  448
3.2 Former ThumbEE Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  448
3.3 Jazelle Implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  449
3.4 Memory Model  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  449
3.5 Optimizing CPU Workloads  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  449
4 System Control  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  461
4.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  461
5 Memory Management Unit  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  518
5.1 About the MMU and Address Translation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  518
5.2 Address Translation Hierarchy  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  519
5.3 Unsupported Exclusives Fault  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  521
6 L1 Memory System  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  521
6.1 About the L1 Memory System  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  521
6.2 Cache Organization  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  521
6.3 Support for and Behavior of ARMv8 Memory Types  . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  522
6.4 L1 Instruction Memory System  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  522
6.5 L1 Data Memory System  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  524
7 L2 Memory System  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  528

Xavier Series SoC Technical Reference Manual
XAVIER | TRM | DP-09253-002_v1.1 | SUBJECT TO CHANGE | www.nvidia.com Page   of 4 8287
7.1 Organization  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  528
7.2 Outstanding Request Tracker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  529
7.3 Inclusion  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  529
7.4 Enabling/Disabling  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  529
7.5 Prefetching  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  530
7.6 Behavior of Different Memory Types  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  530
7.7 Cache Flushing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  531
8 System Coherence Fabric (SCF) and L3  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  531
8.1 Interconnect  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  531
8.2 Probe Filter  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  531
8.3 L3 Cache  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  532
8.4 Performance Monitoring  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  532
8.5 Cache Flush State Machines  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  532
9 Floating Point and Advanced SIMD  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  532
9.1 About Floating-Point and Advanced SIMD  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  532
9.2 Identification of Floating-Point and Advanced SIMD  . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  533
9.3 Floating-Point and Advanced SIMD Control and Status Registers  . . . . . . . . . . . . . . . . . .  535
9.4 Performance Hints  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  535
10 vGIC Interrupt Controller  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  536
10.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  536
10.2 vGIC Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  537
11 Power Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  542
11.1 Topology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  542
11.2 CPU Voltage Sensing Control  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  544
12 Performance Monitoring Unit (PMU)  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  545
12.1 Carmel (PMU) Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  545
13 Debug Features  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  558
13.1 About Debug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  559
13.2 Debug Register Interfaces  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  559
13.3 AArch64 Debug Register Summary  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  559
13.4 AArch64 Debug Register Descriptions  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  561
13.5 AArch32 Debug Register Summary  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  561
13.6 AArch32 Debug Register Descriptions  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  563
13.7 External Debug Register Summary  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  564

Xavier Series SoC Technical Reference Manual
XAVIER | TRM | DP-09253-002_v1.1 | SUBJECT TO CHANGE | www.nvidia.com Page   of 5 8287
13.8 External Debug Register Descriptions  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  566
13.9 Debug Events  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  568
14 Cross Trigger . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  568
14.1 About the Cross Trigger  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  568
14.2 Trigger Inputs and Outputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  570
14.3 Cross Trigger Register Summary  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  571
14.4 External Register Access Permissions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  572
14.5 Cross Trigger Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  572
GPU  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  575
1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  575
1.1 Tensor Cores  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  575
1.2 Enhanced L1 Data Cache and Shared Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  576
1.3 Independent Thread Scheduling  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  576
Multimedia Complex  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  578
1 Host Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  578
1.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  578
1.2 Functionality  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  582
1.3 Programming Guidelines  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  596
2 Camera Subsystem  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  617
2.1 MIPI Camera Serial Interface (CSI)  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  617
2.2 Video Input (VI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  1108
3 Video Image Compositor (VIC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  1243
3.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  1243
3.2 VIC Programming Guidelines  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  1270
3.3 VIC Registers  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  1322
4 High Definition Audio (HDA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  1329
4.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  1329
4.2 Programming Guidelines  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  1331
4.3 HDA Registers  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  1332
4.4 HDA Registers (Continued)  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  1352