stm32l4xx 寄存器手册 refrence manual

stm32l4xx

需积分: 31 90 浏览量更新于2023-06-05 1 收藏 35.86MB PDF 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源推荐

5 February 2015 DocID024597 Rev 0.3 1/1722

ST RESTRICTED – SUBJECT TO NON-DISCLOSURE AGREEMENT – DO NOT COPY

RM0351

Reference manual

STM32L4x6 advanced ARM-based 32-bit MCUs

Introduction

This reference manual targets application developers. It provides complete information on

how to use the STM32L4x6 microcontroller memory and peripherals.

The STM32L4x6 is a family of microcontrollers with different memory sizes, packages and

peripherals.

For ordering information, mechanical and electrical device characteristics please refer to the

corresponding datasheets.

For information on the ARM

Cortex

-M4 core, please refer to the Cortex

-M4 Technic al

Reference Manual.

Related documents

• Cortex

-M4 Technical Reference Manual, available from: http://infocenter.arm.com

• STM32L476xx and STM32L486xx databriefs

• STM32F3xx/F4xxx Cortex™-M4 programming manual (PM0214)

www.st.com

Contents RM0351

2/1722 DocID024597 Rev 0.3

ST RESTRICTED – SUBJECT TO NON-DISCLOSURE AGREEMENT – DO NOT COPY

Contents

1 Documentation conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

1.1 List of abbreviations for registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

1.2 Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

1.3 Peripheral availability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

2 System and memory overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

2.1 System architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

2.1.1 S0: I-bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

2.1.2 S1: D-bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

2.1.3 S2: S-bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

2.1.4 S3, S4: DMA-bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

2.1.5 BusMatrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

2.2 Memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

2.2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

2.2.2 Memory map and register boundary addresses . . . . . . . . . . . . . . . . . . 68

2.2.3 Bit banding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

2.3 Embedded SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

2.3.1 SRAM2 Parity check . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

2.3.2 SRAM2 Write protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

2.3.3 SRAM2 Read protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

2.3.4 SRAM2 Erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

2.4 Flash memory overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

2.5 Boot configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

3 Embedded Flash memory (FLASH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

3.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

3.2 FLASH main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

3.3 FLASH functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

3.3.1 Flash memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

3.3.2 Error code correction (ECC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

3.3.3 Read access latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

3.3.4 Adaptive real-time memory accelerator (ART Accelerator™) . . . . . . . . 83

3.3.5 Flash program and erase operations . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

DocID024597 Rev 0.3 3/1722

RM0351 Contents

ST RESTRICTED – SUBJECT TO NON-DISCLOSURE AGREEMENT – DO NOT COPY

3.3.6 Flash main memory erase sequences . . . . . . . . . . . . . . . . . . . . . . . . . . 86

3.3.7 Flash main memory programming sequences . . . . . . . . . . . . . . . . . . . . 87

3.3.8 Read-while-write (RWW) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

3.4 FLASH option bytes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

3.4.1 Option bytes description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

3.4.2 Option bytes programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97

3.5 FLASH memory protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

3.5.1 Read protection (RDP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

3.5.2 Proprietary code readout protection (PCROP) . . . . . . . . . . . . . . . . . . 104

3.5.3 Write protection (WRP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105

3.6 FLASH interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106

3.7 FLASH registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107

3.7.1 Flash access control register (FLASH_ACR) . . . . . . . . . . . . . . . . . . . 107

3.7.2 Flash Power-down key register (FLASH_PDKEYR) . . . . . . . . . . . . . . 108

3.7.3 Flash key register (FLASH_KEYR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 108

3.7.4 Flash option key register (FLASH_OPTKEYR) . . . . . . . . . . . . . . . . . . 109

3.7.5 Flash status register (FLASH_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 109

3.7.6 Flash control register (FLASH_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 111

3.7.7 Flash ECC register (FLASH_ECCR) . . . . . . . . . . . . . . . . . . . . . . . . . . 113

3.7.8 Flash option register (FLASH_OPTR) . . . . . . . . . . . . . . . . . . . . . . . . . 114

3.7.9 Flash Bank 1 PCROP Start address register (FLASH_PCROP1SR) . 116

3.7.10 Flash Bank 1 PCROP End address register (FLASH_PCROP1ER) . . 117

3.7.11 Flash Bank 1 WRP area A address register (FLASH_WRP1AR) . . . . 118

3.7.12 Flash Bank 1 WRP area B address register (FLASH_WRP1BR) . . . . 119

3.7.13 Flash Bank 2 PCROP Start address register (FLASH_PCROP2SR) . 120

3.7.14 Flash Bank 2 PCROP End address register (FLASH_PCROP2ER) . . 121

3.7.15 Flash Bank 2 WRP area A address register (FLASH_WRP2AR) . . . . 122

3.7.16 Flash Bank 2 WRP area B address register (FLASH_WRP2BR) . . . . 123

3.7.17 FLASH register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124

4 Firewall (FW) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126

4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126

4.2 Firewall main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126

4.3 Firewall functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126

4.3.1 Firewall AMBA bus snoop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126

4.3.2 Functional requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127

Contents RM0351

4/1722 DocID024597 Rev 0.3

ST RESTRICTED – SUBJECT TO NON-DISCLOSURE AGREEMENT – DO NOT COPY

4.3.3 Firewall segments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128

4.3.4 Segment accesses and properties . . . . . . . . . . . . . . . . . . . . . . . . . . . 129

4.3.5 Firewall initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130

4.3.6 Firewall states . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131

4.4 Firewall registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133

4.4.1 Code segment start address (FW_CSSA) . . . . . . . . . . . . . . . . . . . . . . 133

4.4.2 Code segment length (FW_CSL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134

4.4.3 Non-volatile data segment start address (FW_NVDSSA) . . . . . . . . . . 134

4.4.4 Non-volatile data segment length (FW_NVDSL) . . . . . . . . . . . . . . . . . 135

4.4.5 Volatile data segment start address (FW_VDSSA) . . . . . . . . . . . . . . . 135

4.4.6 Volatile data segment length (FW_VDSL) . . . . . . . . . . . . . . . . . . . . . . 136

4.4.7 Configuration register (FW_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136

4.4.8 Firewall register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138

5 Cyclic redundancy check calculation unit (CRC) . . . . . . . . . . . . . . . . 139

5.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139

5.2 CRC main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139

5.3 CRC functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140

5.4 CRC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141

5.4.1 Data register (CRC_DR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141

5.4.2 Independent data register (CRC_IDR) . . . . . . . . . . . . . . . . . . . . . . . . 142

5.4.3 Control register (CRC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142

5.4.4 Initial CRC value (CRC_INIT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143

5.4.5 CRC polynomial (CRC_POL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143

5.4.6 CRC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144

6 Power control (PWR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145

6.1 Power supplies . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145

6.1.1 Independent analog peripherals supply . . . . . . . . . . . . . . . . . . . . . . . . 146

6.1.2 Independent I/O supply rail . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147

6.1.3 Independent USB transceivers supply . . . . . . . . . . . . . . . . . . . . . . . . . 147

6.1.4 Independent LCD supply . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148

6.1.5 Battery backup domain . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148

6.1.6 Voltage regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149

6.1.7 Dynamic voltage scaling management . . . . . . . . . . . . . . . . . . . . . . . . 150

6.2 Power supply supervisor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151

DocID024597 Rev 0.3 5/1722

RM0351 Contents

ST RESTRICTED – SUBJECT TO NON-DISCLOSURE AGREEMENT – DO NOT COPY

6.2.1 Power-on reset (POR) / power-down reset (PDR) / brown-out reset

(BOR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151

6.2.2 Programmable voltage detector (PVD) . . . . . . . . . . . . . . . . . . . . . . . . 151

6.2.3 Peripheral Voltage Monitoring (PVM) . . . . . . . . . . . . . . . . . . . . . . . . . 152

6.3 Low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153

6.3.1 Run mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159

6.3.2 Low-power run mode (LP run) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159

6.3.3 Low power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160

6.3.4 Sleep mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161

6.3.5 Low-power sleep mode (LP sleep) . . . . . . . . . . . . . . . . . . . . . . . . . . . 162

6.3.6 Stop 1 mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163

6.3.7 Stop 2 mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165

6.3.8 Standby mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169

6.3.9 Shutdown mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171

6.3.10 Auto-wakeup from low-power mode . . . . . . . . . . . . . . . . . . . . . . . . . . 172

6.4 PWR registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173

6.4.1 Power control register 1 (PWR_CR1) . . . . . . . . . . . . . . . . . . . . . . . . . 173

6.4.2 Power control register 2 (PWR_CR2) . . . . . . . . . . . . . . . . . . . . . . . . . 175

6.4.3 Power control register 3 (PWR_CR3) . . . . . . . . . . . . . . . . . . . . . . . . . 177

6.4.4 Power control register 4 (PWR_CR4) . . . . . . . . . . . . . . . . . . . . . . . . . 179

6.4.5 Power status register 1 (PWR_SR1) . . . . . . . . . . . . . . . . . . . . . . . . . . 180

6.4.6 Power status register 2 (PWR_SR2) . . . . . . . . . . . . . . . . . . . . . . . . . . 181

6.4.7 Power status clear register (PWR_SCR) . . . . . . . . . . . . . . . . . . . . . . . 183

6.4.8 Power Port A pull-up control register (PWR_PUCRA) . . . . . . . . . . . . . 184

6.4.9 Power Port A pull-down control register (PWR_PDCRA) . . . . . . . . . . 185

6.4.10 Power Port B pull-up control register (PWR_PUCRB) . . . . . . . . . . . . . 186

6.4.11 Power Port B pull-down control register (PWR_PDCRB) . . . . . . . . . . 187

6.4.12 Power Port C pull-up control register (PWR_PUCRC) . . . . . . . . . . . . 188

6.4.13 Power Port C pull-down control register (PWR_PDCRC) . . . . . . . . . . 189

6.4.14 Power Port D pull-up control register (PWR_PUCRD) . . . . . . . . . . . . 190

6.4.15 Power Port D pull-down control register (PWR_PDCRD) . . . . . . . . . . 191

6.4.16 Power Port E pull-up control register (PWR_PUCRE) . . . . . . . . . . . . . 192

6.4.17 Power Port E pull-down control register (PWR_PDCRE) . . . . . . . . . . 193

6.4.18 Power Port F pull-up control register (PWR_PUCRF) . . . . . . . . . . . . . 194

6.4.19 Power Port F pull-down control register (PWR_PDCRF) . . . . . . . . . . 195

6.4.20 Power Port G pull-up control register (PWR_PUCRG) . . . . . . . . . . . . 196

6.4.21 Power Port G pull-down control register (PWR_PDCRG) . . . . . . . . . . 197

剩余1721页未读，继续阅读

dgejal

粉丝: 14
资源: 9

会员权益专享

stm32l4xx 寄存器手册 refrence manual

STM32L4寄存器手册

RM0432(L4 L4+内部寄存器和flash分布)_stm32l_STM32L4flash_STM32L4_tubexbb_

STM32L4系列微处理器用户手册

v8-m technical refrence manual

uvm refrence model怎么写

refrence model怎么去写

uvm中refrence

Segmentation fault - invalid memory reference

Segmentation fault with invalid memory reference.

STM32L4x1_数据手册中文资料.pdf

STM32 L4系列微处理器硬件手册

STM32L1系列和L4-数据手册和参考手册（英文）.zip

STM32L4Rxxx 和 STM32L4Sxxx中文手册.zip

STM32L4使用SPI发送数据

STM32L475参考手册.pdf

STM32L4R5xxx and STM32L4Sxxx 参考手册（部分章节）中文版

STM32L431参考手册.pdf

STM32中文参考手册

STM32L4R/S系列参考手册-中文

STM32 L4+单片机参考手册（存储器和外设资料pdf-2068页）

会员权益专享

最新资源