定点原码一位乘法器设计详解与模块实现

本篇课程设计报告主要针对的是沈阳航空工业学院计算机科学与技术专业的学生进行的计算机组成原理课程设计，主题是定点原码一位乘法器的设计。设计者闫培峰在指导教师周大海的指导下，于2009年1月9日完成了这份报告。 设计的核心目标是实现一种能够处理定点原码一位乘法的电路，即通过逐位相乘的方式，计算两个原码数的乘积。乘法原理基于两个数的符号采用异或操作决定乘积的符号，数值则是两个数绝对值的乘积。例如，对于两个二进制数X=0.1100和Y=0.1110，乘积为0.10101000，过程涉及逐位相加，每次根据乘数的每位是1还是0来决定是取被乘数的值还是零，同时相加数会左移一位。 设计过程分为三个主要阶段： 1. **总体设计方案**： - 设计原理阐述了乘法的基本逻辑，强调了计算机内由于一次加法操作只能求出两数之和，所以需要重复加法操作，每次计算时，部分积会右移，乘数寄存器也随之右移一位。乘数寄存器的最低位用于控制取被乘数还是零，同时接收部分积右移的值。 - 原理框图如图1.1所示，主要包括被乘数寄存器(B)、乘数寄存器(C)、部分积寄存器(A)以及加法器(ALU)，这些构成了整个乘法器的基础模块。 2. **详细设计方案**： - **被乘数模块**：存储待乘的被乘数。 - **乘数寄存器模块**：存储乘数并负责移位，根据乘数的状态决定是否加入被乘数。 - **部分积模块**：累积每次相乘的结果，通过移位和加法操作形成最终乘积。 - **控制器模块**：负责指令解析和控制整个乘法过程的流程。 - **加法器及其他模块**：执行实际的加法运算，并根据部分积寄存器和乘数寄存器的内容进行调整。 3. **编程下载与硬件测试**：设计完成后，进行了编程下载和硬件测试，确保乘法器的功能实现和性能满足预期。 综上，该报告详细地介绍了定点原码一位乘法器的硬件设计方法，包括电路结构、功能模块划分和实现步骤，为深入理解计算机组成原理中的乘法运算提供了一个实际的设计案例。