ASIC可测性设计详解:AdHoc与结构化技术与ATPG扫描
需积分: 25 121 浏览量
更新于2024-07-19
1
收藏 930KB PDF 举报
ASIC可测性设计技术是专用于提高专用集成电路(ASIC)可靠性的关键设计策略。本文详细探讨了这一领域的核心技术,主要包括以下几个部分:
1. **引言**:文章首先阐述了在现代集成电路设计中,确保芯片在制造过程中的可测试性的重要性,尤其是在ASIC领域,由于定制化程度高,故障诊断和修复难度增大,因此可测性设计显得尤为重要。
2. **DFT基本概念**:设计者通常采用两种主要的可测性技术——AdHoc技术和结构化设计。AdHoc技术是一种灵活但可能效率较低的方法,通过在设计中插入测试门实现;结构化设计如扫描技术和内建自测试(BIST)则更为系统化,能够自动化检测和修复错误。扫描技术包括JTAG(Joint Test Action Group)协议,它提供了硬件级的可编程测试路径,而BIST则在设计内部集成测试逻辑,节省了外部测试资源。
3. **基于ATPG的扫描测试**:文章深入解析了扫描测试的工作原理,包括测试序列的生成、测试阶段划分、基本时序控制,以及在实际设计中应注意的要点。ATPG(Automatic Test Pattern Generator)用于生成针对特定测试目标的测试模式,确保覆盖所有功能单元。
4. **DCXP使用方法**:Design Compiler ExpertPlus(DCXP)是一款广泛使用的工具,文章详细讲解了如何利用它进行DFT设计,包括建立设计环境、处理未映射和已映射设计的DFT流程,以及实际操作中的步骤和案例。
5. **常见问题与解决方案**:针对设计过程中可能出现的问题,如冗余逻辑、门控时钟、异步复位处理等,文章提供了相应的解决策略。高级问题如移位寄存器、总线冲突、反馈环和特殊单元如RAM或未知细胞的处理也得到了关注。
6. **边界扫描电路设计**:这是一种直接对电路边缘进行测试的技术,包括硬件描述、TAP(Test Access Port)控制器、以及使用BSD(Boundary Scan Description Language)进行配置和编程的过程。
7. **DCXP与MentorFastScan结合**:文章还介绍了如何将这两种工具结合使用,以优化ASIC的可测性设计流程,例如Mentor FastScan的简要介绍以及与DCXP集成的具体步骤。
ASIC可测性设计技术是一套复杂的体系,涵盖了从基础的测试原理到高级的工具应用,旨在确保ASIC产品的高质量和可靠性。掌握这些技术对于集成电路设计工程师来说至关重要,有助于减少设计缺陷,缩短产品上市时间,并降低维修成本。
2019-07-23 上传
2011-03-07 上传
2023-08-16 上传
2023-06-09 上传
2024-06-29 上传
2023-06-21 上传
2023-05-09 上传
2023-04-01 上传
![](https://profile-avatar.csdnimg.cn/02aa4d4d17644df78ac06058f1d298ef_qq_17616613.jpg!1)
qq_17616613
- 粉丝: 0
- 资源: 2
最新资源
- 多模态联合稀疏表示在视频目标跟踪中的应用
- Kubernetes资源管控与Gardener开源软件实践解析
- MPI集群监控与负载平衡策略
- 自动化PHP安全漏洞检测:静态代码分析与数据流方法
- 青苔数据CEO程永:技术生态与阿里云开放创新
- 制造业转型: HyperX引领企业上云策略
- 赵维五分享:航空工业电子采购上云实战与运维策略
- 单片机控制的LED点阵显示屏设计及其实现
- 驻云科技李俊涛:AI驱动的云上服务新趋势与挑战
- 6LoWPAN物联网边界路由器:设计与实现
- 猩便利工程师仲小玉:Terraform云资源管理最佳实践与团队协作
- 类差分度改进的互信息特征选择提升文本分类性能
- VERITAS与阿里云合作的混合云转型与数据保护方案
- 云制造中的生产线仿真模型设计与虚拟化研究
- 汪洋在PostgresChina2018分享:高可用 PostgreSQL 工具与架构设计
- 2018 PostgresChina大会:阿里云时空引擎Ganos在PostgreSQL中的创新应用与多模型存储