Vivado UltraFast设计方法指南：提升系统集成效率

需积分: 12 115 浏览量更新于2024-07-21 收藏 15.76MB PDF 举报

“UltraFast 设计方法是Vivado设计套件中的一套最佳实践，旨在优化系统集成和设计实现的效率。它通过一系列步骤和策略，帮助工程师在设计流程中节省时间并提升性能。” UltraFast设计方法是Xilinx公司为了应对FPGA设计的复杂性而提出的一种高效设计流程。这个方法论主要集中在Vivado设计套件中，目的是提高设计者的工作效率，减少设计周期，同时确保设计质量。该方法自2013年起经过多次更新和完善，以适应不断发展的设计需求。在Vivado设计套件流程中，UltraFast设计方法包括了几个关键步骤： 1. 设计初始化与管理：这阶段涉及设置项目、选择适当的器件和开发流程，以及配置IP。Vivado设计套件提供了IP集成器来简化IP子系统的创建和管理，支持用户封装定制IP和IP子系统，并创建定制接口。 2. 源文件管理：有效的源文件管理是保持设计一致性的重要环节。 UltraFast方法推荐使用Vivado工具来管理和升级设计，同时可以配合源文件控制系统，确保版本控制。 3. 硬件规划：在硬件层面，设计者需要考虑PCB布局、时钟资源分配、I/O规划以及电源系统设计。时钟规划尤其关键，因为它直接影响系统性能和功耗。 4. 功耗分析：利用Xilinx Power Estimator (XPE)工具进行功耗预估，以便进行最坏情况下的分析，从而提前优化设计，减少不必要的功耗。 5. 设计创建： UltraFast强调定义清晰的设计层次结构，提倡充分利用现成的IP核，以加速设计进程。设计者应该明智地选择合适的设计层次，以平衡模块化和复杂性。 6. 验证与调试：快速验证是设计流程的关键部分，Vivado提供内置的仿真功能，同时也支持与第三方工具的集成，以确保设计正确无误。 7. 文档与检查清单：使用更新的文档和检查清单，有助于跟踪设计流程中的每一步，确保所有最佳实践得到遵循。总体而言，UltraFast设计方法通过提供一套详尽的指导原则和工作流程，帮助设计者在Vivado环境中更有效地完成FPGA设计，减少错误，提高设计效率，最终实现更快的设计实现和系统集成。这种方法论的持续更新反映了Xilinx对优化设计工具和流程的承诺，以满足不断增长的高性能计算和嵌入式系统的需求。

china.xilinx.com

Send Feedback

UltraFast 设计方法指南

UG949（2014.1 版本）2014 年 4 月 2 日

Vivado 设计套件流程简介

RTL 到比特流设计流程

Vivado 设计套件可用于不同类型的设计。根据不同设计类型，所涉及的 Vivado 设计套件流程和特

性会有所不同。本文档详细介绍基于 HDL 的 FPGA 设计流程。该流程中 RTL 源文件、IP 核或第三

方综合网表通过实现步骤编译而成，其结果随后可用于编程和调试 FPGA 器件。

本文档介绍流程中用来定义 RTL 源文件和 XDC 约束的正确设计技术，以及可实现分析与性能改进

的工具特性信息。

以下文档和视频教程提供关于 Vivado 设计套件流程的更多信息：

• Vivado 设计套件快速入门视频：Vivado 设计流程简介

• 《Vivado 设计套件用户指南：设计流程简介》(UG892) [ 参考资料 5]

• 《Vivado 设计套件教程：设计流程简介》(UG888) [ 参考资料 26]

• 赛灵思视频培训：UltraFast Vivado 设计方法

其它流程

如本节所述，Vivado 支持多种其它设计流程。每种流程均由“RTL 到比特流流程”衍生而来，因

此本文档介绍的建议与技术同样适用于这些衍生流程以及它们的特定要求。

嵌入式处理器设计流程

创建嵌入式处理器设计时所用的工具流程略有不同。由于处理器需要用软件来高效启动和运行，

因此软件设计流程必须与硬件设计流程协调一致。两个域之间不同数据的切换点和验证是确保设

计成功的关键。

Vivado 设计套件流程

第 2 章

Send Feedback

第 2 章：

Vivado 设计套件流程

UltraFast 设计方法指南

UG949（2014.1 版本）2014 年 4 月 2 日

china.xilinx.com

创建嵌入式处理器硬件设计会用到 Vivado 设计套件的 IP 集成器 (IPI) 功能。您可在 IP 集成器环境

中实例化、配置和组装处理器内核及其接口。该工具能执行基于规则的连接功能，并提供设计

辅助。设计通过实现完成编译后被导出到赛灵思软件开发套件 (SDK) 中，用于软件开发与验证流

程。仿真与调试功能使您可以跨两个域对设计进行仿真和验证。

以下资料介绍了嵌入式处理器设计流程：

• 《Vivado 设计套件用户指南：嵌入式硬件设计》(UG898) [ 参考资料 10]

• 《Vivado 设计套件教程：嵌入式硬件设计》(UG940) [ 参考资料 29]

• Vivado 设计套件快速入门视频：使用 Vivado IP 集成器进行设计

• Vivado 设计套件快速入门视频：针对 Zynq 使用 Vivado IP 集成器

基于 C 语言的高层次综合流程

Vivado 设计套件中的基于 C 语言的高层次综合 (HLS) 工具允许您使用 C、C++、System C 和 OpenCL

语言描述设计中的各种 DSP 功能。您可以利用 Vivado HLS 工具创建并验证 C 代码。您可以使用较

高级的语言对算法描述、数据类型、规格描述等内容进行抽象。您可以使用不同参数进行多次实

验以优化性能和面积。您可以结合使用 HLS 和基于 C 语言的测试平台仿真直接从 RTL 设计环境中

生成的 RTL。HLS 还能自动使用多个最优化的代码库，并通过 math.h 支持浮点算法。C 到 RTL(C-

to-RTL) 综合将基于 C 语言的设计转换为 RTL 模块，该模块可与设计其它部分一起打包和实现，随

后被实例化到 RTL 设计或 IP 集成器中。

以下资料介绍了 HLS 工具流程与特性：

• 《Vivado 设计套件用户指南：高层次综合》(UG902) [ 参考资料 13]

• 《Vivado 设计套件教程：高层次综合》(UG871) [ 参考资料 25]

• Vivado 视频教程主页面提供的 Vivado 高层次综合视频教程 [ 参考资料 23]

部分重配置设计流程

部分重配置功能允许设计的一个或多个部分在器件启动运行中重新配置。该流程对设计过程要求

相当严格，确保设计出合理的可重配置模块，以便在部分比特流升级过程中实现无毛刺运行。可

重配置模块需要合理规划以确保其能够按计划运行并实现最高性能。这包括减少可重配置模块的

Send Feedback

第 2 章：

Vivado 设计套件流程

UltraFast 设计方法指南

UG949（2014.1 版本）2014 年 4 月 2 日

china.xilinx.com

• (1) 是使用 Tcl 脚本流程，还是 (2) 使用图形化 Vivado 集成设计环境 (IDE) 交互式处理设计。

注意：

可以使用 Tcl 脚本流程，但在必要时仍可使用 IDE 来执行设计分析或约束定义等设计任务。

使用工程模式

您可以使用基于工程的方法（工程模式）自动管理您的设计流程和设计数据。在工程模式下，您

选择远程文件源或将它们本地复制到工程中。如果进行本地复制，会在磁盘上创建一个目录结构

以管理设计源文件的本地副本。这个工程结构还可以管理运行结果并追踪工程状态。工程基础结

构可用来管理自动综合与实现过程并追踪运行状态。例如：

• 如果您在综合后修改 HDL 源文件，Vivado 工具会提示您重新综合。

• 在布线完成后，工具会自动生成时序和功耗报告。

在 Vivado IDE 中可一键式运行整个设计流程。有些操作系统（例如 Microsoft Windows）会限制用

户命名文件（及其路径）所用的字符数量（例如最多 256 个）。如果您的操作系统有此类限制，

赛灵思建议将工程放在离磁盘驱动器根目录较近的位置。

提示：

工程模式的关键优势在于 Vivado 工具可管理整个设计流程，包括工程文件管理、报告生成、数据存

储等。

使用非工程模式

在非工程模式下，您需要自己管理设计源文件和设计过程。源文件只能从当前位置访问，不能将

其复制到其它位置。随着设计流程的推进，设计结果保留在已分配给 Vivado 工具进程的机器内

存中。

每个设计步骤都可通过 Tcl 命令独立控制。例如：

• 如果您在综合后修改了一个 HDL 文件，那么您必须记得重新运行综合。

• 如果您在布线后需要时序报告，那就需要明确生成时序报告。

使用 Tcl 命令来设置设计参数和实现选项。您可使用 Tcl 在设计过程的任何阶段保存设计检查点

（DCP）并生成报告。

Send Feedback

第 2 章：

Vivado 设计套件流程

UltraFast 设计方法指南

UG949（2014.1 版本）2014 年 4 月 2 日

china.xilinx.com

注意：

设计检查点（DCP）是指磁盘上保留存储器内设计准确表示的文件，可在每个步骤后（综合后、优化

后、布局后）存储。可将检查点读回到 Vivado 工具中，用以恢复设计状态。

您可以在设计过程中随时打开 Vivado IDE，加载上述这些设计检查点（DCP）以进行交互式设计分析和约束

分配。由于您查看的是存储器中的动态设计，因此任何设计修改都会在设计流程中自动向前传递。您也可

以将更新内容保存到新的约束文件或设计检查点中供以后运行。

注意：

工程模式也提供有以上大部分功能。但有些工程模式功能在非工程模式下并不提供，包括：源文件

与运行结果管理、保存设计与工具配置、设计状态以及 IP 集成。换句话说，您可以使用非工程模式跳过某

些过程，从而节省存储器、磁盘空间等。

提示：

两种模式都能通过 Tcl 脚本批处理模式运行，或者在 Vivado IDE 中交互运行。

使用 Tcl

可以使用 Tcl 命令运行所有流程。既可以使用单独的 Tcl 命令也可使用 Tcl 脚本。您可以使用脚本

运行整个设计流程（包括设计分析和报告）或者只运行流程的某些部分。如果您倾向于直接使用

Tcl，可以通过下面的任意接口利用 Tcl 命令与设计交互：

•Vivado IDE 外部的 Vivado 设计套件 Tcl shell。

•Vivado IDE 底部的 Tcl 控制台。

如需了解有关 Tcl 和 Tcl 脚本使用方面的更多信息，敬请参阅《Vivado 设计套件用户指南：使用

Tcl 脚本》(UG894) [ 参考资料 7]。对于介绍如何在 Vivado 工具中使用 Tcl 的入门级教程，敬请参阅

《Vivado 设计套件教程：设计流程简介》(UG888) [ 参考资料 26]。

当使用 Tcl 时，您仍可利用 Vivado IDE 的交互式 GUI 分析和约束定义功能。您既可在设计周期的任

意阶段在 Vivado IDE 中打开设计，也可随时保存设计检查点，供以后在 Vivado IDE 中打开检查点。

使用 Vivado 集成设计环境 (IDE)

在工程模式和非工程模式下均可使用 Vivado 集成设计环境 (IDE)。IDE 中显示的功能因调用 IDE 的

方式和时间而异。

当使用工程模式时，Vivado IDE 提供一个用于组装、实现和验证设计与 IP 的界面。此外，Vivado

IDE 还支持可管理所有设计源文件、配置和结果的按钮式设计流程。

剩余321页未读，继续阅读

qq_29292673

粉丝: 0
资源: 3

Vivado UltraFast设计方法指南：提升系统集成效率

Xilinx《UltraFast设计方法指南》中文版

Local Difference Binary for Ultrafast and Distinctive Feature Description

UltraFAST 设计方法指南 （适用于 Vivado Design Suite）

Vivado设计套件的UltraFast设计方法指南

Vivado UltraFast 设计方法指南

Vivado HLS UltraFast设计方法指南

Vivado Design Suite UltraFast 设计方法指南

Xilinx UltraFast设计方法论：Vivado设计流程优化指南

Xilinx UltraFast设计方法提升系统集成效率

Vivado UltraFast设计方法指南中文版解析

最新资源

UltraFAST 设计方法指南（适用于 Vivado Design Suite）