Hough变换的FPGA实现，直线车道检测

工程科学与技术，国际期刊23（2020）274完整文章基于Hough变换的直线车道检测的FPGA实现Ismaïl El Hajjouji，Salah Mars，Zakariae Asrih，Aimad El Mourabit国家应用科学学院，阿联酋大学，90000丹吉尔，摩洛哥阿提奇莱因福奥文章历史记录：2018年8月3日收到2018年11月10日修订2019年5月9日接受在线发售2019年保留字：FPGAHough变换车道检测直线车道线A B S T R A C THough变换（HT）算法通常用于线性检测，但需要巨大的存储器和计算复杂度。在本文中，我们设计了一个适应硬件架构的HT直线车道线检测。由于在三维世界中平行的车道线在图像平面中不可能是水平或垂直的所提出的架构使用（Y-intercept，h）参数化的HS和车道方向的建设，这也简化了逆HT（IHT）操作，并减少了累加器的维数。在Xilinx Virtex-5 ML 505平台上进行的软硬件协同仿真验证了该架构的有效性。与其他已报道的硬件实现相比，该方法可以减少电路资源。处理速度为1： 47ms，检测率为92%。©2019 Karabuk University. Elsevier B.V.的出版服务。这是CCBY-NC-ND许可证（http://creativecommons.org/licenses/by-nc-nd/4.0/）。1. 介绍车道检测是许多高级驾驶员辅助系统（ADAS）的基础，例如车道偏离警告系统（LDWS）[1]和车道保持辅助系统（LKAS）[2]。它们包括在黑暗的道路上检测白色或黄色标记;在离开轨道时，它们允许触发视觉或听觉警告以通知驾驶员，或者由于自动控制系统而控制车辆以避免事故。在LDWS的嵌入式视觉应用中，HT是一种常用的直线车道检测HT的优点是它的鲁棒性和检测效率，即使在图像中存在噪声。几个硬件（HW）和软件（SW）的实现进行了研究，在文献中，以使HT计算效率或适应其使用的实时约束。然而，在高级和完整的工具，如Matlab，C++或Open CV中，并不总是考虑实时处理和能耗方面的要求此外，集成电路领域的进步使我们能够拥有可编程硬件平台来设计和实现HT，这些硬件平台在材料资源和能耗方面要求较低，同时尊重实时性的约束从这个意义上*通讯作者：阿联酋大学国家应用科学学院电气与工业工程系，BP 1818 Tangier，摩洛哥。电子邮件地址：eismail89@gmail.com（I. ElHajjouji）。由Karabuk大学负责进行同行审查由于其固有的并行性、可重构能力和低成本，FPGA器件是加速HT计算性能的有竞争力的器件。然而，HT的主要缺点是它的高存储器要求和计算复杂度，这限制了在基本FPGA设备上使用实时应用的变换。此外，实际的FPGA还实现了硬件和软件CPU，这增加了其对嵌入式视觉应用的吸引力。为了实现实时车道检测系统，我们提出了一种新的结构HT直线车道检测更适合FPGA实现。所采用的方法如下：首先，利用车道的特殊性，对标准HT算法进行了其次，我们将新算法分解成一组硬件和软件块。通过直接减少HT计算量和内存消耗，大大优化了性能此外，IHT阶段是在没有任何额外成本的情况下完成的这种自适应可以最小化操作次数、存储器访问次数和减少资源消耗。本文件的结构如下。HT的传统和报告架构在第2节中介绍。在第3节和第4节中介绍了拟议的架构和FPGA实现。最后，在第5节和第6中报告了结果和评价性能。2. 相关工作图1示出了用于使用HT的线检测和显示的传统架构。输入是轮廓图像https://doi.org/10.1016/j.jestch.2019.05.0082215-0986/©2019 Karabuk University.出版社：Elsevier B.V.这是一篇基于CC BY-NC-ND许可证的开放获取文章（http://creativecommons.org/licenses/by-nc-nd/4.0/）。可在ScienceDirect上获得目录列表工程科学与技术国际期刊杂志主页：www.elsevier.com/locate/jestchðÞðÞðÞð ÞðÞ¼ ð ¼ ÞI. El Hajjouji et al./ Engineering Science and Technology，an International Journal 23（2020）274Fig. 1. 传统的HT架构。并且输出是检测到的线的斜率和Y截距。HT的原理是将图像平面x，y，x，y，y映射到由q和h定义的HS，其中q表示与原点为直线，h表示矢量法线与图像的水平轴形成的角度。对于轮廓图像中的每个分割点，使用等式（1）计算对应的HT参数。（一）.q/x：cosy：sin1在HT平面中，一条线的像素对应于正弦波形，并且同一条线的像素对应于正弦曲线的交叉点。 空间中的一个交点是平面中的一条概率线。 这对夫妇具有最高投票的累加器的q; h被认为是a如果投票大于一个阈值（用经验平均值预定义），则显示行。在投票过程结束时，必须执行逆霍夫变换（IHT）以返回到图像空间。因此，在HT级的输出处需要额外的极坐标到笛卡尔坐标的变换。如果我们用Eq.（2），这些逆变换由等式（1）计算。（三）、y/m：xb2sumed. An等人[7]使用消失点的信息来减少存储需求并提高速率检测。因此，作者将坐标的原点移到消失点，这样就可以过滤掉所有不与该点相交的直线。然而，处理速度为每帧13：92ms，这对于实时应用来说是巨大的。在文献[8，9]中，基于边缘像素的梯度值，对左右车道标线划分两个感兴趣区域（ROI），以减少计算量。为了提高处理速度，Zhou et al.[12]使用DSP片和RAM块来实现基于梯度的HT。此外，三角函数值（余弦和正弦）存储在LUT中。在[13]中，Zhong-Ho et al.将图像分成多个块，然后对每个块使用HT的递增特性此外，当没有硬件乘法器可用时，一些FPGA实现使用CORDIC算法（坐标旋转数字计算机）[14然而，所有报告的解决方案主要优化HT，而不解决检测后处理的IHT成本，并且仍然需要存储器和用于逆HT的三角计算的后HT阶段，以将累加器qh的峰值映射到x;y空间。针对这些问题，提出了一种改进的结构，减少了FPGA资源，减少了累加器的数量，提高了车道检测性能。mq=sinhð3Þ3. 建议的体系结构其中b和m分别表示检测线的Y轴截距和斜率。这最后一个阶段需要额外的trigonomet- ric和算术计算，需要大量的资源和消耗额外的时钟周期。尽管HT的鲁棒性和性能，其主要缺陷是其计算复杂度和高存储器消耗，这限制了其用于车道检测系统。对于一个给定的像素，HT算法的实现具有O<$N2×hmax<$N的复杂度;其中hmax是Hough空间，表示和M×N的所需精度形象例如，如果h的最小步长为1A^n，则存在360次乘法和180次加法运算，仅用于一个边缘像素。为了克服这些不便，文献[3-11]中提出了许多FPGA实现，以使HT在执行时间和存储器空间方面的计算效率更高为了提高计算精度，文献[3]提出了一种基于多级流水线结构的FPGA并行HT这种方法适用于分辨率为1024× 768的视频，h的最小步长为0：8952A^m。然而，他们的方法是--占用了大量的硬件资源。在[5]中所需的资源的相同问题，其中25：4%的内存和27%的DSP 48是con-sort。在我们的建筑中，我们考虑到图像平面中直线车道的特殊性。因为从3D到2D平面的变换，如果所用相机的中心光轴被定位到汽车挡风玻璃的中心，则车道的左右线永远不会平行，并且在图像平面上不能是水平或垂直的。在全局方式中，垂直或水平线属于对象（例如经过的车辆、树干、杆或建筑物）或对应于车道中间的标记，其垂直方向与消失点相对。此外，车辆应该在两条道路标记线之间行驶，并且其接近车道边缘仍然是瞬时机动（在超越另一车辆的情况下）。如果我们丢弃h的水平线0或hp，检测到的边缘线，等式（1）可以通过等式（2）重新表示为半径q的特定形式。（四）：b¼x：cot其中b和coth分别表示要从图像映射到霍夫空间（HS）的线我们采用kb;h空间代替q;h作为直线的参数化。累积和表决过程基于Eq.（4）. 如果水平或几乎水平的线被丢弃，该参数化是有界的，并且可以表示有限参数空间区域中的所有可能的例如，如果最小.-ppð Þ ð ÞJ JðÞð Þ276I. El Hajjouji等人/工程科学与技术，国际期刊23（2020）274h的角度为0： 5rad，cot=h的最大值约为1： 83。如果原点位于N×N尺寸图像的中心，则b的范围为2N; 2N。对于FPGA实现，我们简化了将图像平面映射到HS的硬件成本。对于Eq。在等式（1）中，sinh和cosh的三角值从两个查找表（LUT）获得，并且需要两个乘法器，（4）只需要一个查找表和一个乘法器。此外，利用相同的映射方程来输出检测到的线的Y截距和斜率。因此，所提出的架构优化HT和IHT，这降低了计算复杂度和内存消耗。另一方面，许多边缘点不是车道轮廓的一部分 如图 2.左右车道标线的夹角h在有限的间隔内变化。具有这些间隔之外的梯度方向的像素这是通过为左车道线和右车道线定义两个ROI来实现的：左限制在hLmin和hLmax之间变化，右限制在hRmin和hRmax之间变化（图2）。这两个ROI是通过实验定义的，我们将在下面进行解释。4. FPGA实现根据上述方法，所提出的架构可以很容易地在FPGA平台上进行综合。整个系统如图所示。3.第三章。为了计算梯度生成的范数和方向在这种模式下，CORDIC模块根据Gx和Gy计算梯度的幅度和相位。CORDIC是一种适合FPGA实现的算法，因为它只需要移位器和加法器。图二.定义左右车道边界的两个感兴趣区域（ROI）。减法器该级的输出是范数jGj和由梯度方向和图像平面的X轴形成的角度h下一阶段根据以下条件执行过滤操作：G和h的值。如果轮廓点的梯度的大小大于经验预定义阈值，并且轮廓点的角度h在由两个ROI定义的hR;Lmin和hR;Lmax使用如图4所示的比较器来实现滤波操作。对于图像空间的映射操作，霍夫空间b;h，我们使用一个查找表，一个乘法器和一个加法器实施Eq.（4）. 为了不消耗LUT的所有可用资源，它们的使用仅被保留以存储coth的所有值。在该实现中，该LUT利用固定点for-mat，并且h每0： 1rad被采样。为了允许HT和IHT阶段使用此cotLUT，此LUT由双端口ROM实现，用于从两个不同地址同时讲课ROM的一个端口地址处于HT表决过程中，而另一个端口保留用于IHT映射操作。保持足够的准确性。 图 5显示了该阶段的硬件实现。它有三个主要输出，用于向累加器提供双字节对见图4。 幅度和梯度块的实现。图五. HT方程的实现。图三.直线车道线检测的建议架构。ðÞðÞðÞðÞI. El Hajjouji et al./ Engineering Science and Technology，an International Journal 23（2020）274表1见图7。联合仿真设置。见图6。 实现累加器和表决阶段。投票阶段。第三个输出提供直线斜率（m参数），直接用于IHT，如下所述。为了允许同时读写操作，双端口RAM被用作各种b;h对的累加器。这两个端口是独立的，具有不同的模式（读/写操作）和可配置的时钟频率，这使得并行expersion，灰的积累和表决操作。在候选b;h对的映射和累加操作之后，通过简单的比较来执行累加器的最大投票的识别，这仍然是一种简单且低计算成本的方法[4]。并行峰值检测单元由简单的比较器形成。当对应的投票大于预先设定的经验阈值时，b;h对在输出处可用。该地址的存储表决值立即复位为零，用于下一帧中的下一个峰值检测。FPGA资源要求。表2不同架构的资源需求比较图6呈现了所实现的累加器/表决级。IHT从HS到x;y平面的逆映射运算无需额外的运算即可完成事实上，根据Eq。（2）参数b和m对于检测到的线的总识别是足够的。通过一个转换操作符，b和h的值在投票阶段的输出端获得。通过映射级的双ROM获得m_（？）cot_（？）h_0_（？）（图 5）。参数b和m被传递到下一阶段进行绘制VGA上的线或进行进一步处理。[3][4][7][9][10][11][12][13]Altera Cyclone IV平台Altera StratixIVXilinx Spartan3AAltera StratixIIXilinx VirtexIIXilinx VirtexVXilinx VirtexVIIAltera StratixII切片29，431 4115 3692 5553 1405 34，789 82，673 1276LUT2589 1459 4632 18，528 2809 73，677 2492 855片内存储器（Kbit）片外存储器（Kbit）3052 1604 840 1，868 252 3，384 6，624 2330 0 0 0 0 0 0 3270DSP 8 DSP 48 DSP 21 DSP嵌入式乘法器8 16PLL 1 1 3 1 12 1表3不同架构的速度比较。我们的工作[3][4][7][12][13][20][21][22]最大频率（MHz）200 200 200 40 260 200 150 170图像分辨率640× 480 1024× 768 1024× 768 752× 320 1000× 1000 512× 512 128× 128 1024×1024 1920 × 1080处理速度（ms/帧）1，47 15，59 5，4 13，92 3，86 3，61 0，4 12，34 10，6标准化速度（ns/pixel）4，78 19，8 6，8 57，84 3，86 10，8 24，4 11，7 5，11资源利用预处理+ HT + IHT预处理+ HT + IHTHT切片1119百分之十五1.69%LUTs1996百分之一百分之零点一片内总内存（Kbit）162534.24%百分之十九点五片外存储器（Kbit）00%的百分比0%的百分比嵌入式乘法器10.04%0.04%¼ ðÞ¼ ð Þ×ðþ Þ×278I. El Hajjouji等人/工程科学与技术，国际期刊23（2020）274基于上述描述，我们提出的基于FPGA的HT架构的直线车道检测提出了几个优点，可以确定在三点。首先，对HT映射方程进行了简化其次，减少了用于累加器实现的片上存储器，最后是将极坐标映射到笛卡尔坐标的逆HT，这可以在没有进一步成本的情况下执行。5. 试验和结果在ML 505开发平台的Virtex-5器件上进行了硬件/软件的实现和联合仿真，验证了所设计的直线车道检测方法的性能。用于合成操作的HDL和编程代码由来自Xilinx的系统生成器工具（XSG）获得，以受益于高级合成提供的可能性，即实现速度。图7显示了设计的不同协同仿真操作所使用的设置。为了建立图像数据库，将CMOS相机安装在挡风玻璃的中间，具有零滚动和倾斜角度。以消失点出现在图像中心的方式调整其位置。分辨率为640 × 480像素的图像 用于测试目的。 Y的ROI截距和h通过检验算法进行统计学定义数据库里的各种图像要成为右侧车道边界上的像素，像素的边缘取向h应在0： 5rad至-1对于左侧车道边界，边缘方向h在-1：4rad和-0：5rad之间变化，而Y轴截距在850到1600。蓄能器参数的确定和Y轴截距分别定义为0： 1rad和1像素单位。Hough空间的总存储需求变为388; 800位1350x 18x 16位。考虑到余切是一个奇函数，我们只实现了正h的cot查找表，负h的cot通过一个简单的二进制补码转换来推导。cotLUT存储需要144位 0：9 = 0：116位，其中使用无符号表示法。Xilinx LogiCORETM IP CORDIC内核用于生成CORDIC级。该模块配置了translate作为功能选择参数和最大流水线模式的并行结构对于N位输出宽度，所获得的并行CORDIC具有N个周期的初始延迟，并且每个周期计算一个新的输出所使用的CORDIC IP的最终大小和实现的精度取决于迭代的总数对于16位输入/输出宽度，矢量模式下该预处理级的最大频率为339MHz。二手逻辑和算术运算符来自Xilinx Blockset。所有使用的运算符都使用布尔或定点配置进行操作，这表示FPGA实现的适当格式。选择不同操作员的定点精度，并以允许最佳潜伏期-面积折衷的方式进行优化在定点配置中，15位保留给小数部分。由所使用的计算模式引入的b的最大误差计算如下：WH2-F 1，其中W 和H 分别是处理后图像的宽度和高度[19]。 对于所用设置，误差评价为0：85%。表1显示了我们建议的HT的资源消耗综合报告中的架构。由于映射方程的简化和两个ROI的使用，FPGA资源和所需的片上存储器大小得到了优化。对于三个部分：预处理，HT和IHT阶段，切片见图8。车道检测导致各种条件。原始图像（左侧）。标准HT结果（中间）。我们的建筑（在右边）。¼ðÞð Þð× ÞI. El Hajjouji et al./ Engineering Science and Technology，an International Journal 23（2020）274利用率为15%。该架构消耗可用LUT的1%和总片上存储器的34：24%（包括具有不同大小的缓冲器和用于x;y乘法器的利用率仅限于总可用嵌入式乘法器的0：04%我们在这里注意到，一个PLL是用于频率时钟生成。HT的资源消耗模块，即，协调制度中所有b和h的计算、累积和表决程序列于同一表格的最后一栏。直线检测过程仅需要一个乘法器，并且用于累加的cothLUT解决方案和IHT消耗小于可用FPGA的0： 1记忆表2给出了专用于直线的HT的FPGA实现的硬件成本的详细比较。[4]实现了一个标准的HT，累加器分辨率为Dh2A^ 的，并需要一个1604Kbits的片上存储器，与48 DSP块检测和绘制检测到的直线。该架构消耗16 2 8乘法器。架构[7]提出了一种专用于车道检测的架构HT的坐标原点被移动到估计消失点以减少存储空间。行检测单元仅消耗840Kbits，但使用21个DSP。[9]的工作不使用DSP片或乘法器。HT是通过一个处理单元阵列来实现的，每个单元都以单指令多数据（SIMD）方式与双核32位RISC处理器相结合由于所用FPGA的限制，该实现消耗1868Kbits，帧速率较慢[11]的架构使用了更新一代的FPGA。它有80个乘法器和160个加法器，161个DSP。DSP片提高了速度，但内存消耗约为3384Kbits。通过利用FPGA提供的并行性和灵活性，所有报告的架构[4，7，9，11]都允许与传统HT架构相比进行改进。然而，这些体系结构的复杂性增加了，并且除了[4]之外，大多数报告的工作都没有将IHT的成本包括在其成本评估中。结果表明，性能和效率，我们的实现优化的硬件资源，而不使用任何DSP片。正如在这项工作中所报告的，通过调整架构的直线车道线的情况下，HT只消耗317Kbits的内存，这是远远小于报告的FPGA实现。在总的系统级比较中，这项工作所需的内存约为[4]中所需的五分之一。这证明了HS参数的约束优化了FPGA的资源利用率，提高了FPGA的存储效率表3给出了文献中不同HT实现的性能比较。帧速率取决于架构和所使用的硬件平台，以及图像大小和图像中存在的符号数量。由于报告的作品使用不同的分辨率，不同的预处理方法和不同的平台，我们使用归一化的速度作为一个因素的优点。[4，7，20，21]的工作是FPGA实现。[4]的架构允许185fps的帧速率和6： 8ns=pixel的每像素处理时间。我们的实现只需要4： 78ns来处理一个像素。It’s true that this resultis for an大小为640× 480像素，但测得的速度是HT和IHT。处理后图像的大小以在HS精度（分辨率）、处理速度和FPGA资源利用率之间具有最佳折衷的方式进行选择。[22]中提出的实现是标准HT的GPU实现。其帧速度是关于95 fps为一决议1920× 1080像素处理速度约为5： 11ns=pixel。6. 性能比较所提出的实现进行了测试，在各种照明和条件的道路场景，如道路类型（城市街道，高速公路），道路状况，遮挡，穷人线画，白天和黑夜的各种图像我们的方法与标准HT在不同条件下的一些图像上的比较如图8所示。我们在这里注意到，对于所有图像，相同的阈值用于投票阶段。从该图中，我们可以通过视觉比较显示，所实现的架构有效地检测了直线车道线。在大多数情况下，标准HT算法检测图像中的所有直线（阴影、物体、汽车），而对于我们的体系结构，不属于左或右车道边界的线在HT阶段被过滤且不被处理。出于类似的目的，手动为我们的数据库的帧生成地面实况数据在图像的定义ROI内标记并定义直线数据保存在一个xml文件中，并开发了一个MATLAB脚本来利用数据。当检测线的方向与地面实况的差异在指定的区间内时，给出正确的线检测。 该间隔被设置为10埃。表4显示了车道线检测的统计数据通过准确度、精密度、召回F评分指标评价性能[14]。实验结果表明，该算法在不同光照和复杂背景下都能正确检测出其F-测度、召回率和精确率分别约为0： 92、 0： 92和0： 93。这些结果是通过以下事实来实现的：结合域特定信息和直线车道线的特性防止了错过真实检测或错误警报。事实上，错误的候选直线车道线是见图9。 ROC曲线。表4不同序列的车道检测率。数目的帧TPFPFNTN精度召回F-score高速公路（白天）282011,0687568520百分之九十三点六百分之九十二点八五0.93高速公路（夜间）195574292494510百分之九十六点七五百分之九十四点二七0.95市区道路（白天）199478407788820百分之九十点零九89.88%0.89总676926,337158820080百分之九十三点四八百分之九十二点三三0.92280I. El Hajjouji等人/工程科学与技术，国际期刊23（2020）274在预处理阶段消除，这允许FPGA资源的优化和良好的检测率。我们注意到，与高速公路相比，城市道路的FP较高这可以解释为存在于同一图像中的几条道路标记为人行横道，指示字，人行横道。这些标记在预处理阶段没有被过滤掉，这增加了假阳性率并降低了检测的精度。对于这种情况，可以通过在分割阶段使用更稳健的算法来提高平均检测率[15]。ROC曲线利用了精确度和召回率。正确检测到的通道数与分配给通道的线路数相比的精度召回被分配给总行数。图9显示了我们架构的ROC曲线。7. 结论提出了一种基于FPGA的直线车道线检测的优化HT实现方法过滤水平线允许HT的映射方程的简化。通过过滤垂直线和通过定义两个ROI用于边缘梯度的方向，实现了计算和FPGA存储器此外，所采用的架构执行从Hough空间到图像平面的逆映射操作，而没有任何额外的硬件成本。资金这项工作得到了摩洛哥高等教育和科学研究部[MESRSFC]和国家科学技术研究中心[CNESCO]的支持。竞争利益一个也没有。引用[1] 车道偏离警告和车道变换辅助系统研究，TRL，2013年1月10日。可从以下网址获得：https://trl.co.uk/reports/PPR374[2] J.E. Gayko，车道偏离和车道保持，载于：智能车辆手册，Springer，伦敦，2012年，pp. 689-708. DOI：https://doi.org/10.1007/978-0-85729-085-4_26。[3] X.卢湖，加-地宋，S. Shen，K.他，S. Yu，N. Ling，基于并行霍夫变换的直线检测及 其 在 嵌 入 式 视 觉 中 的 FPGA 实 现 ， 传 感 器 13 （ 7 ） （ 2013 ）9223https://doi.org/10.3390/s130709223[4] J. 关氏F. An，X. 张丽Chen，H. Mattausch，通过Hough变换和并行投票程序对XGA大 小 视 频 进 行 实 时 直 线 检 测 ， Sensors17 （ 2 ） （ 2017 ） 270 ，https://doi.org/10.3390/s17020270。[5] R. Marzotto，P. Zoratti，D. Bagni，A. Colombari，V. Murino，FPGA平台上的实时多功能道路路径提取和跟踪，Comput。目视Image Understanding 114（11）（2010）1164https://doi.org/10.1016/j。cviu.2010.03.015。[6] J.B.麦克唐纳，J.B.M.陈文辉，高速公路车道侦测与追踪之应用，载于《高速公路驾驶情境》，2001年爱尔兰信号与系统研讨会论文集。DOI：10.1.1.16.402。[7] X. An，E. Shang，J. Song，J. Li，H.何，基于单FPGA的实时车道偏离预警系统，EURASIP J.图像视频处理。2013（1）（2013）38，https://doi.org/10.1186/1687-5281-2013-38。[8] J. Wang，Y. Wu，Z. Liang，Y. Xi，基于感兴趣区域上的随机霍夫变换的车道检测，在：信息与自动化（ICIA），2010 IEEE国际会议，2010，第1735-1740页。DOI：10.1109/ ICINFA.2010.5512220。[9] Y.-- J. Li，W. Zhang，N.- J. Wu，一种用于快速交通车道检测和FPGA实现的新型视觉芯片架构，载于：ASIC，2009年。ASICON'09。IEEE第8届国际会议，2009年，第917-920页。DOI：10.1109/ ASICON.2009.5351544。[10] P. Pankiewicz，W.Powiertowski，G.Roszak，车道检测算法的VHDL实现，集成电路与系统的混合设计，2008年MIXDES 2008.第15届国际会议，2008年，pp。581-584.[11] S. Lee，H.儿子，K。闵，基于优化霍夫变换电路的车道检测系统的实现，载于：电路与系统（APCCAS ），2010 年IEEE 亚太会议，2010年，pp.406-409. DOI：10.1109/ APCCAS.2010.5775078。[12] X. Zhou，Y.伊藤，K. Nakano，在FPGA上使用DSP切片和块RAM高效实现基于递归的Hough变换，2014年，第103页。762-770. DOI：10.1109/IPDPSW.2014.88。[13] 陈忠和，A.W.Y.苏明廷，资源有效的FPGA架构与霍夫变换的实现，IEEE Trans.超大规模集成电路。20（8）（2012）1419https://doi.org/[14] D.D.S. Deng， H. ElGindy，使用可重构硬件的高速可参数化Hough变换，在：泛悉尼地区视觉信息处理51比57[15] J.D. Bruguera，N. Guil，T. Lang，J. Villalba，E.L.陈文，基于Cordic的Hough变换并行/流水线结构，J. VLSI信号处理。系统信号图像视频技术12（3）（1996）207https://doi.org/10.1007/[16] E.K. Jolly，M. Fleury，用于一般Hough变换的并行多扇区算法，在：第14届Euromicro并行、分布式和基于网络的处理国际会议（PDP'06），2006年，第8页。DOI：10.1109/PDP.2006.56。[17] F. Zhou，P.陈文辉，一种基于CORDIC的高速Hough变换，北京大学出版社，1995年。[18] R. Andraka ， A Survey of CORDIC Algorithms for FPGA Based Computers ，in ： Proceedings of the 1998 ACM/SIGDA Sixth International Symposium onField Programmable Gate Arrays，New York，NY，USA，1998，pp. 191-200.DOI：10.1145/275107.275139。[19] J. Matas，O. Chum，M. Urban，T. Pajdla，鲁棒宽基线立体从最大稳定极值区域，图像可见。 Comput. 22（10）（2004）761https://doi.org/10.1016/j.imavis.2004.02.006[20] M.沃伊奇科夫斯基R.Z_aglewski，B.潘凯维奇，基于fpga实时自 动 交 通 监 控 传 感 器 网 络 检 测 算 法 实 现 ， 信 号 处 理 。 68 （ 1 ） （ 2012 ） 1-https://doi.org/[21] C.- L. 索 蒂 罗 普 卢 湖 阿 杜 里 斯 角 Gentsos ， A.M. Demiris ， N. Vassiliadis ， S.Nikola，用于芯片实验室微流体监测的实时机器视觉FPGA实现，IEEE Trans.Biomed。8（2）（2014）268https://doi.org/10.1109/TBCAS.2013.2260338[22] G.- J. van den Braak，C.努格特伦湾Mesman，H. Corporaal，Fast Houghtransform on GPU：Exploration of algorithm trade-offs，in：InternationalConference on Advanced Concepts for Intelligent Vision Systems，2011，pp.611-622. DOI：https://doi.org/10.1007/978-3-642-23687-7_55网站。