没有合适的资源?快使用搜索试试~ 我知道了~
沙特国王大学学报提高片上系统性能的数据编码技术M. Chennakesavulua,1,黄毛藓T.Jayachandra Prasadb,V.Sumalathaca研究学者,电子和通信工程系,JNTUA,Ananthapuramu,工作在RGMECT,Nandyal,Andhra Pradesh 515001,印度b印度安得拉邦518501南迪亚尔RGMCET电子与通信工程系教授cJNTUA工程学院电子和通信工程系教授,Ananthapuramu,Andhra Pradesh 515001,印度阿提奇莱因福奥文章历史记录:2018年6月19日收到2018年11月28日修订2018年12月11日接受在线提供2018年关键词:开关活动串扰类数据编码低功耗片上系统(SoC)A B S T R A C T片上系统(SoC)的概念给超大规模集成电路(ULSI)带来了许多机遇,但也带来了许多挑战和障碍。事实上,SoC中的全局互连正在经历一个逆缩放过程,这导致了更宽、更厚的顶部金属层和导线纵横比的增加这些影响增加了互连的自耦合电容,导致片上数据通信变得更加功耗和不可靠。本文提出了两种数据编码技术:1)考虑总自耦合开关活动的奇-偶-全正态反转(OEFNSC); 2)分段OEFNSC这些数据编码技术降低了动态功耗,提高了可靠性。结果证明了所提出的数据编码方案的有效性,在能量、延迟和能量-延迟-乘积效率方面,在45 nm技术中分别为8位、16位、32位和64位,并且通过采用所提出的数据编码方案的分段,这些效率进一步提高©2018作者(S)。由爱思唯尔公司出版代表沙特国王大学这是一个开放的访问CC BY-NC-ND许可证下的文章(http://creativecommons.org/licenses/by-nc-nd/4.0/)。1. 介绍超大规模集成电路创新快速发展的根本驱动力是晶体管元件尺寸在过去的30年中,超大规模集成电路的创新经历了从微米到亚微米(SM)技术,再到深亚微米(DSM)到超深亚微米(VDSM)技术的发展。在此期间,出现了许多潜在的物理或组装困难以及与配置相关的弯路在DSM创新互连概述中,特别是片上互连在性能、功耗、可靠性和成本方面已成为越来越重要的因素(Sridhara,2006)。具体地说,芯片上互连的耦合电容是决定芯片性能的最重要因素之一*通讯作者。1H.No:26-192-C-2,Gnanapuramu,Nandyal,Kurnool(Dist),AndhraPradesh 518501,India.沙特国王大学负责同行审查挖掘电路中的功率、面积和时序(半导体工业协会。《半导体国家技术路线图》,1997年。其原因是通过创新缩放、缩放边缘电压、更快的时钟速率以及更有力地利用高性能电路系列来扩大互连密度(Sridhara,2006年)。因此,在DSM开发中,DSP处理器、微处理器和SoC等高度集成电路的可靠性和性能更多地依赖于片上互连而不是门在一些广泛使用的电路类别中(Shepard,1998),片上通信功率可能超过所使用的总功率的一半事实上,超过一半的总动态功率消耗在当前处理器的互连中,并且预计在未来几年内将增加65互连问题由半导体工业协会(SIA)解决(Kush和Rabaey,1998)。为了克服互连瓶颈,需要一些创新性的进步。随着互连密度的增加,SoC中的片上通信经历了三个值得注意的问题:i)由于自电容和耦合电容引起的高功耗,ii)由于串扰引起的传播延迟问题,以及iii)由于DSM(可靠性问题)引起的错误脆弱性增加(Sridhara,2006)。因此,芯片上互连的性能受到以下因素的限制:https://doi.org/10.1016/j.jksuci.2018.12.0031319-1578/©2018作者。由爱思唯尔公司出版代表沙特国王大学这是一篇基于CC BY-NC-ND许可证的开放获取文章(http://creativecommons.org/licenses/by-nc-nd/4.0/)。制作和主办:Elsevier可在ScienceDirect上获得目录列表沙特国王大学学报杂志首页:www.sciencedirect.comM. Chennakesavulu等人/Journal of King Saud University493为了提高SoC的性能,必须减少开关活动、能量耗散和串扰等。数据编码方法是最有前途的技术,可以降低片上数据互连上的动态功耗,从而提高整体器件性能。在文献中,大多数作者都提出了数据编码技术,以减少要么只有自我开关活动或耦合开关活动。因此,本文试图利用数据编码方案同时降低自电容和耦合电容的开关活动因子。本文的其余部分组织如下。第二节简要讨论了相关工作,第三节提出了建议方案。在第四节中,我们从自跃迁、耦合跃迁、能量效率、延迟效率和能量-延迟-乘积(EDP)效率等方面对所提出的方案与其他技术进行了比较。结论见第5。2. 相关著作和贡献减少互连的切换活动是更优选的技术,以减少互连上的功耗。因此,数据编码技术旨在减少直接影响互连传输期间动态功耗和串扰延迟的切换活动因子低功率数据编码技术旨在转换数据,使得互连上的自切换活动和耦合切换活动减少。这些技术对降低开关功耗、提高数据传输可靠性具有因此,这些技术能够提高整体系统性能。数据编码技术大致分为两组,即(i)静态和(ii)动态或自适应。静态数据编码技术利用将在互连上传播的模式的数据流的先验知识来起作用,但是动态或自适应数据编码技术基于在前一时钟周期发送的数据模式来编码当前数据模式2.1. 减少自切换活动格雷码(Su等人,1994)是第一种数据编码技术,它利用了每个发送地址只有一次转换的原理。因此,格雷码在没有任何冗余的情况下提供较少的切换活动。Benini等人(1997)提出了T0码,通过地址总线上的冗余来限制功耗。平均T0代码将切换活动减少到60%。Aghaghiri等人(2001)修改了T0码,并将其称为T0-C编码方法,与没有任何冗余的T0码相比,该方法将地址总线上的切换活动减少了14%。Komatsu和Fujita(2003)已经提出了具有自适应码本的T0-C(T0-CAC),其是T0-C码的修改版本并且其类似于ALBORZ码(Aghaghiri等人,2002年 ) 。 类 似 的 编 码 技 术 INC-XOR 已 经 由 Ram Prasad 等 人 提 出(Ramprasad,1999)。Fornaciari等人(200)提出了偏移-异或、T0-异或、T0-偏移和偏移码,其目的是限制地址总线上的切换活动因子。Komatsu和Fujita(2003)提出了具有自适应码本的偏移异或(OXAC),其将偏移异或与自适应码本相结合(Ikeda和Asada,1996),并且报道了平均切换活动已经减少到80- 95%。Parandeh-Afshar等人提出了T0-XOR码的高速编解码硬件。(2006年)。Benini等人(1997)提出了Beach代码,该代码收集了公交线路的相关性。海滩代码自动生成每个集群的编码技术,以减少总线上的平均开关活动。Ascia et al.(2005)进一步改进了Beach代码。Cheng和Pedram(2001)提出了金字塔代码来减少DRAM地址总线上的切换活动。Givargis和Eppstein(2002)提出了一种将地址引用缓存机制与单位距离冗余码(UDRC)相结合的编码技术。UDRC利用相邻码字之间的汉明距离。Lempel-Ziv(Cover and Thomas,1991)提出了一种利用数据压缩技术的异步最优编码Murgai等人(1998)提出了使用最小代价哈密顿路径(MCH)公式的数据重排序技术。数据重排序技术为编解码器提供了高冗余功耗。总线反转码(Bus Invertcode)是Fletcher(1987)提出的一种广为人知且广泛使用的静态编码技术,Stan和Burleson(1995)对其进行了进一步的改进。饥饿码(Tabor,1990)和限重码(LWC)(Stan和Burleson,1997)已经基于总线反演构造。据报道,总线反相代码已减少了高达50%的能量消耗,由于编码器和解码器的硬件电路的延迟延迟的惩罚Benini 等人(1998 )提出了一种将BusInvert码和T0码相结合的混合编码方法。Yoo等人(1999)扩展了混合编码方法,开发了一种新的FPGA编码技术--交错PBI码自适应码本技术( Komatsu 等人, 1999 )和 部分总线反 转编码( PBI )( Shin 等 人 , 2001 ) 已 经 基 于 总 线 反 转 编 码 而 被 开 发 。Sundararajan和Parhi(2000)已经采用码字精简来提高总线反转技术的效率,但代价是大面积开销。在文献中,还有一些技术,如自适应部分总线反转(APBI)(Chang等人, 2000);前瞻总线反转码( Stan 和 Burleson , 1996 ) ; 转 换 信 令 ( Stan 和 Burleson ,1994),以及帧间总线编码技术(Bahari等人,2007)等已被报道用于解决自切换活动减少。2.2. 减少耦合转换活动的技术(Kim等人,2000)已经提出了被称为耦合总线反转(CBI)技术的总线反转技术的扩展,旨在减少耦合切换活动。据报道,总线反转技术已将耦合转换减少了17%,而CBI已将耦合转换减少了30%。奇数/偶数总线反转技术(Mamidipaka等人,2003)通过采用相邻线的半周延迟来降低耦合能量,以满足36%的额外功率节省。Kretzschnar通过考虑单词而不是行提出了自适应最小权重代码(AMWC)(Kretzschmar等人,2002年)。转换模式编码技术(TPC)和总线划分方案(Xie等人, 2005)已经解决了耦合转换减少。Lv等人(2002)提出了一种基于自适应字典的编码方案(ADES),它采用了重排序的方法。它比总线重新排序节省15%的功率。Madhu等人(2003)已经提出了动态编码方法(DYNAMIC),该方法通过反转子总线组来减少耦合转换。NOVEL是Samala等人(2004)提出的一种类似于DYNAMIC码的编码技术。NOVEL编码技术采用了冗余位,因此增加了耦合跃迁。Radhakrishnan已经提出了移位反转编码(SHINV)(Natesan和Radhakrishnan,2004),其在全反转、左移位和右移位一个比特位置中选择最少的转换计数。Petrov和Orailoglu(2004)提出了专用编码技术,该技术最大限度地降低了功耗。Sathish(2015)494M. Chennakesavulu等人/Journal of King Saud University2DD2DD两种数据编码技术,称为总线重组方法(BRG)和BRG-HD。总线重组方法(BRG)使用了当两个互连未被切换时发生切换。I型、II型、III型和IV型如下所述原始数据的镜像数据的概念。BRG-HD已被在当前数据和将要被处理的数据之间使用汉明距离。时间类型I类型II类型III类型IV传 来 能 量 有 效 空 间 编 码 技 术 ( EESCT ) ( Ravindra 和 NavyaChittarvu,2006)已经在XOR、XNOR、交换和正常数据可能性中选择了最少耦合转换计数。Muroyama等人(2005年)提出了一种t-100,11,00,11,01,十,零一,十十,一,一,十,零,十一点十一点01,10 00,11 00,11,01,10十,零一,十一,零零,十一,零一,十可变长度编码压缩,以降低功耗,由于自和耦合转换。Jafarzadeh等人(2014)提出了一组数据编码方案,以降低功耗这些方案通过NoC链路消耗能量,节省了高达14%的能源消耗,面积开销不到15%。已经提出了选择性偏斜、晶体管尺寸、中继器尺寸和屏蔽技术来减少电容性串扰延迟。耦合电容不仅提供耦合切换活动,而且提供串扰。 串扰降低了SoC的通信子系统的可靠性。Flayyih等人(2014)已经提供了基于二维奇偶性的串扰感知多错误检测方案,用于片上节能网络,并且通 过 使 用 传 输 晶 体 管逻 辑 已 经 降 低 了 开 销 功 率 、 面 积 和 延 迟(Chennakesavulu等人,2018年)。 Gala等人(2017)提出了近似误差检测与随机标记,李等人。(2018)提出了扩展3位突发纠错码与四重相邻纠错,以解决片上系统的可靠性。 Jiang等人(2015)提出了 一种新的方 案来降低片 上系统的 延迟和功耗 。 Yang 和Andrian(2015)提出高性能片上总线,满足动态能效要求。因此,I型耦合转换被提供为活性因子1,II型耦合转换被提供为活性因子2,并且III型和IV型耦合转换被提供为活性因子0。两个相邻互连之间的有效开关电容因类型而异,因此耦合开关活动aC是不同类型的加权和,如等式2所示。(二)aC¼W1T1W2T2W3T3W4T42其中,W1是类型I耦合跃迁的权重并且它等于1,W2是类型2耦合跃迁的权重并且它等于2,W3和W4分别是类型III和类型IV的权重。类型III和类型IV不提供开关活动,因此W3和W4是权重,并且这些权重等于零(Jafarzadeh和Palesi,2014)。因此,Eq。(2)成为aC¼T12T23因此,Eq。(1)成为Abdelfattah和Betz(2016)提出了嵌入网络P12在FPGA上实现系统级通信。Rangachari等人(2017)通过增加偏置降低了动态功率。3. 建议的数据编码方案dyn<$2faSCSCLT12T2CCgωVDDωFCLK4由方程式(4),CL是被视为负载的非本征型电容,并且通常它不被连接,因此它可以被视为0,而CS是由于MOS晶体管中的结而形成的寄生电容因此,CS比CL更占优势。因此,(4)成为3.1. 建议的数据编码技术概述Pdyn<$1faSCST12T2CCgωV2ωFCLK2.5V自耦开关和耦合开关已经成为互连线功耗的主要来源。因此,已经提出了新的数据编码方案,以减少自和耦合活动因素。图1中示出了一般编码器和解码器块。新的数据编码技术已经提出,其目的是通过限制数据互连线上的自和耦合跃迁来降低功耗。功率模型,其中包含独特的元素的能量耗散的互连线已给出方程。(一)互连的动态功耗如下所示(Jafarzadeh和Palesi,2014)Pdyn¼1faSCSCLACCCgωV2ωFCLK1其中,aS是自开关活动,aC是耦合开关活动,CS是衬底电容,CL是负载电容,CC是两个相邻互连之间的耦合电容,VDD是电源电压,FCLK是工作时钟频率。耦合转换在双线模型中分为I型、II型、III型和IV型。I型耦合转换是hap-ening时,互连开关和其他intercon-crossing保持不变。当两个互连同时反向切换时,会发生II型耦合转换。当两个互连同时切换时,会发生III型耦合转换 IV型耦合变压器因此,Pdyn与faSCST12T2CCg成正比。本文提出了两种考虑自耦合开关活动的奇偶全正态反演方案(OEFNSC)码和带分段的OEFNSC-SEG码,以减少自切换、I型耦合切换和II型耦合切换。3.2. OEFNSC数据编码技术OEFNSC编码方案的编码器框图如图2所示。切换活动估计器计算要传输的数据和互连上的数据之间的自切换活动、类型1耦合切换活动和然后估计正常(AF正常)、奇数反转(AFoddinv)、偶数反转(AFeveninv)和完全反转(AFfullinv)数据的总活动比较器比较AF正常、AFoddinv、AFeveninv和AFfullinv,并产生四个信号,分别为条件Sig-1:AF 正 常 AFoddinv AFeveninv AFfullinv , 条 件 Sig-2 : AFoddinv AFeveninvAFfullinv AF正常,条件Sig-3:AFeveninv AFfullinv AF正常 AFoddinv和条件Sig-3。4为条件:AFfullinv AFnormal AFoddinv AFeveninv。最后,基于信号状态,TCP/IP选择数据作为传输数据如果Sig-1状态为1,其余信号为零,则选择器选择正常数据作为传输数据,并产生INV为“00”。如果Sig-2状态为1且其余信号为零,则选择器选择奇数反转数据作为发送数据,M. Chennakesavulu等人/Journal of King Saud University495Fig. 1. (a)编码器(b)解码器。图二、OEFNSC编码方案的编码器框图。将INV生成为“01”。如果Sig-3状态为1,其余信号为零,则选择器选择偶数反转数据作为传输数据,并产生INV为“10”。如果Sig-4状态为1,其余信号为零,则选择器选择全反相数据作为传输数据,并产生INV为OEFNSC编码方案的解码器通过观察接收到的INV来重构数据。如果INV =为了估计各种切换活动,定义了功能1、功能2和功能3。这些函数在算法1中用于估计自切换活动、类型1和类型2耦合切换活动。函数中使用的变量定义如下y:从Function-1返回自切换活动ty 1:从Function-2返回Type-1耦合切换活动。ty 2:从Function-3返回Type-2耦合切换活动。a:表示互连的当前数据B:表示互连的先前数据。算法-1和算法-2分别描述了8位OEFNSC编码和解码功能。在算法1中,din被认为是数据输入,dout被认为是编码器的数据输出,并且信号Inv被用作编码器的输出携带两个比特以传达在从编码器到解码器信号en_l和信号en_l是低电平有效使能和时钟的输入。变量qin1、qin2、stin分别用于估计正态数据的类型1、类型2和自切换活动因子。变量qif1、qif2和stif分别用于估计反转数据的类型1、类型2和自切换活动因子。变量qio1、qio2和stio分别用于估计奇数位置反转数据的类型1、类型2和自切换活动因子。变量qie1、qie2和stie分别用于估计偶数位置反转数据的类型1、类型2和自切换活动因子。变量qnt、qft、qot和qet分别用于存储正常数据、反转数据、奇数位置反转数据和偶数位置反转数据的总开关活动因子。在算法1中,如果qot小于qft、qnt和qet,则Inv被分配给如果qet小于qft、qnt和qot,则Inv被分配给如果qft小于qot、qnt和qet,则Inv被分配给如果qnt小于qot、qft和qet,则Inv被分配给算法2描述了OEFNSC数据编码的解码器功能。在算法2中,Rxdata、en_l、Rxdata、Inv是输入,Decdata是输出。Rxdata、en_l、Rxdata和Inv表示接收到的数据、低电平有效使能、时钟、在编码器处完成的反转类型,并且Decdata表示接收器端处的重构数据基于接收到的Inv,发生解码功能,如果Inv =496M. Chennakesavulu等人/Journal of King Saud University一Inv =“00“,则Decdata分配给Rxdata,如果Inv =”11“,则Decdata分配给非Rxdata。函数1:8位数据函数Selftranss(a,b:std_logic_vector(0变量y:integer;变量c:std_logic_vector(0-7);beginreturn 0;c:= a xor b;for i in 0如果b(i)=结束if;结束if;end loop;return y;end Selftranss;功能2:8位数据的类型1耦合切换活动估计函数Type 1(a,b:std_logic_vector(0变量ty 1:integer;begint1:=“0”; ty1:= 0;for j in 0如果(a(j)xor a(j + 1))xor(b(j)xor b(j +1)= '1'其他int t:=“0”;结束,如果;如果t1 =end if;end loop;returntype 1; endtype 1;功能3:用于8位数据的类型2耦合切换活动估计函数Type 2(a,b:std_logic_vector(0变量ty 2:integer;begint2:=for j in 0如果(不是a(j))和a(j + 1)和b(j)和(不是b(j + 1)=“1 "),则t2:='1';else if((aj)and(not a(j + 1))and(not b(j))andb(j +1))=t2:=其他t2:=“0”;结束,如果;(续)功能3:用于8位数据的类型2耦合切换活动估计如果(t2 =end if;endloop;return ty2;end Type2;算法1:8位数据的OEFNSC编码输入:din(0输出:Inv(0信号:buf_io(0变量:qin 1、qin 2、stin、qif 1、qif 2、stif、qio 1、qio 2、stio、qie 1、qie 2、stie;变量:qnt、qft、qot、qet;如果(en_l =如果(“0qio1:= type1(buf_io,din xorqif2:= type2(buf_io,din); stif:= selftranss(buf_io,din); qnt:=qin1 + qin2 + stin; qot:=qio1 + qio2 + stio; qft:=qif1 + qif2 + stif;qet:= qie1 + qie2 + stie;如果(qot qnt and qot qft and qot qet)则dout = din xorbuf_io = din xor否则,如果(qft qnt and qft qot and qft qet),则dout = not din;buf_io = not din;Inv =否则,如果(qet qnt and qet qot and qet qnt),则dout = din xorbuf_io = din xor其他dout = din; buf_io =din; Inv =end If;Else doutend If;算法-2:用于8比特数据的OEFNSC解码输入:Rxdata(0如果(en_l如果(Inv =M. Chennakesavulu等人/Journal of King Saud University497一.1× 100定义为1×100(续)算法1:8位数据的OEFNSC编码全耦合跃迁(TCT),全切换跃迁(TT),互连线能耗,时延和能量时延产品1000个随机输入向量,2000个随机输入向量,Decdata =Rxdata xorDecdata =Rxdata xorDecdata =Rxdata;否则,如果(Inv =Decdata = not Rxdata;end if;其他Decdata结束if;否则Decdata结束,如果;分别采用5000个随机输入向量和10000个随机输入向量,对数据大小分别为8位、16位、32位和64位的数据编码方案进行了性能分析。此外,这些数据编码技术已综合使用Spartan-3,XC 3S 15000 FPGA与封装FG 320。表1显示了自转换,表2显示了类型1和类型2耦合转换,表3显示了10,000个随机输入矢量的总耦合转换和总开关转换,数据大小为8位、16位、32位和64位。效率使用数据编码的转换不使用数据编码的图3描述了平均自转换效率。OEFNSC数据编码方案导致平均自转换对于8位、16位、32-位和64位。采用分段后,OEFNSC的平均自转换效率进一步提高,对于8位、16位、32位和24位,分别为71.76%、41.66%、21.89%和17.263.3. OEFNSC-SEG数据编码技术由于统计概率,基于求逆的数据编码技术对于更大的数据大小给出了更低的效率涉及两种数据选择(正常/反转)的数据编码技术已经为2个数据位提供了25%的效率,为4个数据位提供了22%的效率,为8个数据位提供了18%的效率,如下所示OEFNSC数据编码技术是基于数据的反转而开发的为了获得更好的效率,大数据被划分为多个段。 在OEFNSC-SEG数据编码技术中,数据被分成两个相等的段,以获得更好的效率,为大数据量。在该算法中,数据被分成两个具有相等数据大小的段,并且对于每个段应用算法-1。已经使用了具有4比特大小的信号Inv,并且在该信号中,前2比特已经用于表示应用于第一段的反转类型,并且接下来的2比特已经用于表示已经对第二段进行的反转类型在OEFNSC-SEG解码器中,对每个数据段应用算法2进行解码。4. 结果和讨论在本节中,已经根据自转换(ST)、类型1耦合转换(T1CT)、类型2耦合转换(T2CT)、位和64位。图4描述了平均类型1耦合转换效率。OEFNSC数据编码方案在8位、16位、32位和64位的情况下,平均1型耦合转换效率分别为14.93%、10.21%、9.93%和6.45%。通过采用分段,进一步提高了平均类型1耦合转换效率OEFNSC,并且对于8位、16位、32位和64位分别得到44.59%、28.46%、20.18%和12.19%。图5描述了平均类型2耦合转换效率。OEFNSC数据编码方案在8位、16位、32位和64位时的平均2型耦合转换效率分别为97.79%、81.82%、73.42%和72.08%。采用分段后,OEFNSC的平均Ⅱ型耦合转换效率进一步提高,在8位、16位、32位和64位上分别达到100%、86.92%、79.11%和75.68%平均耦合转换效率见图6。OEFNSC数据编码方案在8位、16位、32位和64位的平均耦合转换效率分别为72.45%、47.22%、38.53%和37.08%。采用分段的方法进一步提高了OEFNSC的平均耦合转换效率,在8位、16位、32位和64位时,平均耦合转换效率分别为83.06%、58.67%、46.73%和41.83%。图7描述了平均总转换效率。OEFNSC数据编码方案给出的8位、16位、32位和64位的平均总转换效率分别为67.57%、41.83%、33.58%和30.59%。通过采用分段的方法,进一步提高了OEFNSC的平均总转换效率。数据位数:2状态更改的原始数量012加权和相对发生1214减少状态更改次数:0.510.53数据位数:4状态更改的原始数量01234相对发生1464132减少状态更改次数0.51.521.50.525数据位数:8状态更改的原始数量012345678相对发生182856705628811024减少状态更改次数0.51.52.53.543.52.51.50.5837498M. Chennakesavulu等人/Journal of King Saud University表110,000个具有不同数据大小的随机输入向量的自转换。方法自跃迁8位16位32位64位未编码21,84139,02675,097147,492b存货12,93929,91266,446136,962BSHIFT18,97835,16972,447145,403EESCT16,39434,75772,832151,979动态16,75135,13772,569145,555桥17,09833,21467,843142,956BRG_HD12,40829,98665,767137,254SCH-119,68138,11369,016144,877SCH-215,11534,02770,733143,740SCH-318,28936,22372,273147,684OEFNSC10,65929,79563,672136,956OEFNSC-SEG617022,87959,033122,777表2类型1和类型2耦合转换,用于10,000个具有不同数据大小的随机输入向量。方法1型联轴器过渡2型耦合跃迁8位16位32位64位8-BIT 16-BIT32位64位未编码22,41663,823150,081282,23650,868 67824122,662245,724b存货22,41663,823150,081282,23619,706 4254495,174212,724BSHIFT23,30062,141147,749279,55137,852 55,864113,882234,926EESCT47,68597,071200,750416,5973586 16,56039,29889,388动态28,53468,311147,751283,12616,952 3270467,120141,688桥33,84976,824147,474316,729四四二六一万五千八百四十54,336109,348BRG_HD27,38965,578144,198283,8878128 11,13824,43254,804SCH-137,15677,069147,793308,12511,970 3076864,932132,832SCH-229,98071,341146,511308,73012 604 31 38678,730136,612SCH-322,78460,968135,648271,7917426 23,36034,92467,970OEFNSC19,08957,735135,651264,910一千一百四十六一万二千六百四十八33,02468,316OEFNSC-SEG12,42445,726120,264249,2160 895025,76460,878表310,000个具有不同数据大小的随机输入向量的总耦合转换和总开关转换方法总耦合过渡总切换过渡8位16位32位64位8位16位32位64位未编码73,284131,647272,743527,96095,125170,673347,840675,452b存货42,122106,367245,255494,96055,061136,279311,701631,922BSHIFT61,152118,005261,631514,47780,130153,174334,078659,880EESCT51,271113,631240,048505,98567,665148,388312,880657,964动态45,486101,015214,871424,81462,237136,152287,440570,369桥38,27592,664201,810426,07755,373125,878269,653569,033BRG_HD35,51776,716168,630338,69147,925106,702234,397475,945SCH-149,126107,837212,725440,95768,807145,950281,741585,834SCH-242,584102,727225,241445,34257,699136,754295,974589,082SCH-330,21084,328170,572339,76148,499120,551242,845487,445OEFNSC20,23570,383168,675333,22630,894100,178232,347470,182OEFNSC-SEG12,42454,676146,028310,09418,59477,555205,061432,871图三. 自转换降低了各种数据编码方案的效率。M. Chennakesavulu等人/Journal of King Saud University499图四、类 型 1耦合跃迁降低了各种数据编码方案的效率。图五、类 型 2耦合跃迁降低了各种数据编码方案的效率。见图6。 耦合跃迁降低了各种数据编码方案的效率。而对于8位、16位、32位和64位,分别为80.46%、54.78%、41.36%和36.46%。在45 nm工艺下,从能量消耗、延迟和能量延迟乘积(EDP)方面分析了采用所提出的数据编码技术的互连性能。图8描述了数据编码方案在能量消耗方面对互连的影响。OEFNSC数据编码方案对于8位、16位、32位和64位的能量效率分别为70.56%、45.13%、36.63%和34.59%。采用分段后,OEFNSC的能源效率进一步提高,分别为82.05%、57.17%、44.67%和39.76500M. Chennakesavulu等人/Journal of King Saud University见图7。 总转换降低了各种数据编码方案的效率。见图8。 各种数据编码方案的能量效率。见图9。 各种数据编码方案的延迟效率。8位、16位、32位和64位。图9描述了延迟效率。OEFNSC数据编码方案在8位、16位、32位和64位的延时效率分别为81.15%、56.91%、47.37%和46.19%。采用分段后,OEFNSC的延迟效率进一步提高,在8 位 、 16 位 、 32 位 和 64 位 时 分 别 为 88.87% 、 66.59% 、 54.93% 和50.63%。图10描述了EDP效率。OEFNSC数据编码方案对8位、16位、 32位和 64位的 EDP 效率分 别为94.45% 、76.35% 、66.64% 和64.8%。采用以下措施,进一步提高OEFNSC的电子数据处理效率:对于8位、16位、32位和64位,分段率分别为98%、85.68%、75.06%和70.24%。所有这些编码方案的综合报告已汇总并显示在表4综合报告描述了数据编码方案的开销信息OEFNSC数据编码技术提供了比SCH-1、SCH-2、SCH-3、BINV、BCH、EESCT、DYNAMIC数据编码更好的效率。根据自切换活动、类型1切换活动、类型2切换活动、总耦合切换活动、总切换活动、能量、延迟和EDP来分析技术BRG_HD数据M. Chennakesavulu等人/Journal of King Saud University501见图10。 各种数据编码方案的EDP效率。表48位数据编码方案综合报告SLICESLUT DELAY(ns)表516位数据编码方案综合报告SLICESLUT DELAY(ns)延迟逻辑延迟路线延误延迟逻辑延迟路线延误编码器BINV3149104.245.76编码器BINV 12422417.056.5310.51BSHIFT15430116.666.2210.44联系人42482523.189.2513.92EESCT20039518.276.6411.63EESCT 530103125.6210.1715.44动态6312412.945.687.26动态22643821.659.3212.32桥7012811.394.726.66BRG 24645818.66.9511.64BRG_HD6011711.974.727.25BRG_HD 16131616.26.1610.04SCH-19718914.096.137.97SCH-1 18737018.557.3311.21SCH-29919316.286.519.77SCH-2 26250821.899.1212.77SCH-317734818.927.1111.82SCH-3 46690625.4810.8814.59OEFNSC13826718.577.1511.43OEFNSC 32963723.018.4614.55OEFNSC-SEG761478.626.12.52OEFNSC-SEG 39977918.597.3711.21DECODER BINV482.581.371.22解码器BINV 8162.711.371.34BSHIFT8163.031.681.35B16323.551.681.87EESCT13173.591.721.88EESCT 25333.911.712.19动态242.531.610.92动态482.651.61.05桥9
下载后可阅读完整内容,剩余1页未读,立即下载
cpongm
- 粉丝: 5
- 资源: 2万+
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- C++标准程序库:权威指南
- Java解惑:奇数判断误区与改进方法
- C++编程必读:20种设计模式详解与实战
- LM3S8962微控制器数据手册
- 51单片机C语言实战教程:从入门到精通
- Spring3.0权威指南:JavaEE6实战
- Win32多线程程序设计详解
- Lucene2.9.1开发全攻略:从环境配置到索引创建
- 内存虚拟硬盘技术:提升电脑速度的秘密武器
- Java操作数据库:保存与显示图片到数据库及页面
- ISO14001:2004环境管理体系要求详解
- ShopExV4.8二次开发详解
- 企业形象与产品推广一站式网站建设技术方案揭秘
- Shopex二次开发:触发器与控制器重定向技术详解
- FPGA开发实战指南:创新设计与进阶技巧
- ShopExV4.8二次开发入门:解决升级问题与功能扩展
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功