74ls160引脚图与真值表
时间: 2023-07-10 22:35:45 浏览: 702
74LS160是一款4位二进制同步计数器,它有16个引脚,其中包括8个输入引脚和8个输出引脚。以下是74LS160的引脚图和真值表:
引脚图:
```
+----+--+----+
CLK -> |1 +--+ 16| -> VCC
MR -> |2 15| -> QA
CP -> |3 14| -> QB
PE -> |4 74LS160 | -> QC
T0 -> |5 13| -> QD
T1 -> |6 12| <- RC
GND -> |7 11| <- RB
+----------+
```
真值表:
| MR | CP | PE | CLK | T1 | T0 | QC | QB | QA |
|----|----|----|-----|----|----|----|----|----|
| H | X | X | X | X | X | 0 | 0 | 0 |
| L | H | X | X | X | X | QC | QB | QA |
| L | L | H | X | X | X | QC | QB | QA |
| L | L | L | ↑ | X | X | QC | QB | QA |
| L | L | L | ↓ | X | X | QC | QB | QA |
| L | L | L | X | H | H | QC | QB | QA |
| L | L | L | X | H | L | QC | QB | QA |
| L | L | L | X | L | H | QC | QB | QA |
| L | L | L | X | L | L | QC | QB | QA |
其中,MR为Master Reset,CP为Clock Pulse,PE为Parallel Enable,CLK为输入时钟脉冲,T1和T0为使能输入,QA-QD为输出。X表示对应输入可以是任何电平。在计数器从0开始计数时,QA-QD的输出是0000,当它计数到15时,QA-QD的输出是1111,然后再次从0开始计数。
相关推荐
![pdf](https://img-home.csdnimg.cn/images/20210720083512.png)
![pdf](https://img-home.csdnimg.cn/images/20210720083512.png)
![-](https://csdnimg.cn/download_wenku/file_type_column_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![pdf](https://img-home.csdnimg.cn/images/20210720083512.png)