用1K×4位的DRAM芯片构成4K×8位的存储器。 (1)存储器扩展采用的是哪种扩展方式? (2)画出该存储器组成的逻辑框图。 (3)采用异步刷新方式,如最大刷新间隔为2ms,则相邻两行之间的刷新间隔是多少?
时间: 2024-02-24 07:57:41 浏览: 64
(1) 存储器扩展采用的是列扩展方式。
(2) 逻辑框图如下所示:
```
____
/| |\
/_|_0_|_|
/| |\
/_|_1_|_|
/| |\
/_|_2_|_|
/| |\
/_|_3_|_|
/| |\
/_|_4_|_|
/| |\
/_|_5_|_|
/| |\
| | |
\_|_ _|_/
```
其中,竖线表示DRAM芯片,下划线表示地址线,数字表示DRAM芯片的行地址。
(3) 最大刷新间隔为2ms,因此相邻两行之间的刷新间隔为:
```
刷新间隔 = 最大刷新间隔 ÷ 存储行数
= 2ms ÷ 4K
≈ 0.5μs
```
因此,相邻两行之间的刷新间隔为0.5μs。
相关问题
怎么用1K×2位的RAM存储器芯片构成3K×4位的存储器。
要构成3K×4位的存储器,可以使用24个1K×2位的RAM存储器芯片。具体做法是将这些芯片分成3组,每组8个芯片,每组对应存储器的一列,即每组存储4位数据。对于每组芯片,将它们的数据线和地址线分别连接到存储器的相应输入端和地址输入端,这样就可以实现3K×4位的存储器。需要注意的是,由于每个RAM存储器芯片只能存储2位数据,因此在使用时需要将其扩展为4位,可以通过外部电路实现。
存储器容量为 8k×8,若用 1k×4 的存储芯片,画出图像
首先,我们需要计算总共需要多少个 1k×4 的存储芯片才能满足 8k×8 的存储器容量。
8k×8 的存储器容量可以转化为 8192×8,每个存储芯片可以存储 1024×4 的数据,所以需要的存储芯片个数为:
(8192×8) / (1024×4) = 16
也就是说,需要 16 个 1k×4 的存储芯片才能构成一个 8k×8 的存储器。
接下来,我们可以画出一个简单的示意图,如下所示:
```
+------+------+------+------+------+------+------+------+
| | | | | | | | |
| 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 |
| | | | | | | | |
+------+------+------+------+------+------+------+------+
| | | | | | | | |
| 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 |
| | | | | | | | |
+------+------+------+------+------+------+------+------+
| | | | | | | | |
| 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 |
| | | | | | | | |
+------+------+------+------+------+------+------+------+
| | | | | | | | |
| 25 | 26 | 27 | 28 | 29 | 30 | 31 | 32 |
| | | | | | | | |
+------+------+------+------+------+------+------+------+
| | | | | | | | |
| 33 | 34 | 35 | 36 | 37 | 38 | 39 | 40 |
| | | | | | | | |
+------+------+------+------+------+------+------+------+
| | | | | | | | |
| 41 | 42 | 43 | 44 | 45 | 46 | 47 | 48 |
| | | | | | | | |
+------+------+------+------+------+------+------+------+
| | | | | | | | |
| 49 | 50 | 51 | 52 | 53 | 54 | 55 | 56 |
| | | | | | | | |
+------+------+------+------+------+------+------+------+
| | | | | | | | |
| 57 | 58 | 59 | 60 | 61 | 62 | 63 | 64 |
| | | | | | | | |
+------+------+------+------+------+------+------+------+
```
其中每个方框代表一个 1k×4 的存储芯片。在实际的电路设计中,需要根据存储器的读写方式和芯片的引脚定义来确定每个芯片的连接方式。