用1K×4位的存储芯片组成容量为64K×8位的存储器，共需 128 片，若将这些芯片分装在几块板上，设每块板的容量为16K×8位，则该存储器所需的地址线总位数是 16 ，其中 2 位用于选板， 4 位用于选片， 10 位用于存储芯片的片内地址。

这个问题需要计算存储器的物理地址总位数。首先，存储器的总容量为64K×8位，需要128个1K×4位的存储芯片才能实现。每个存储芯片有4个输出位，需要4个芯片才能组成8位的数据输出。因此，每块板上需要32个存储芯片，即16片组成一个4×4的存储芯片阵列，共4个这样的阵列。

对于每个存储芯片，有10位地址线用于选取芯片内部的地址，可以寻址2的10次方个存储单元。每个存储阵列有16K个存储单元，因此需要14位地址线来选择存储阵列内的存储单元。由于需要128个存储芯片，因此需要2位地址线来选择存储芯片，4位地址线来选择芯片内的存储阵列。因此，总共需要16位地址线，其中2位用于选板，4位用于选片，10位用于存储芯片的片内地址。

需要注意的是，地址线的数量只考虑了物理地址线的数量，实际上还需要考虑控制信号、数据总线等其他线路的数量。

相关问题

利用多片1K×4位的SRAM芯片设计存储容量为2K×8位的SRAM存储器，画电路图

抱歉，作为一个语言模型AI，我并不支持绘制电路图。不过我可以为您提供一些思路和步骤：

1. 由于每片SRAM芯片只有1K×4位的存储容量，因此需要使用两片SRAM芯片叠加设计，以实现2K×8位的存储容量；
2. 按照双列线性排列的方式，将两片SRAM芯片分别接到地址线、数据线、控制线和电源线上；
3. 设计地址译码器，将8位地址线转换为4位片选信号和4位地址线，用于选择对应的SRAM芯片及其内部的地址；
4. 连接读写控制线，用于控制SRAM芯片的读写操作；
5. 连接时序控制线，用于控制SRAM芯片的访问时序；
6. 连接电源线，确保SRAM芯片能够正常工作。

希望这些信息对您有所帮助！

存储器容量为 8k×8，若用 1k×4 的存储芯片，画出图像

首先，我们需要计算总共需要多少个 1k×4 的存储芯片才能满足 8k×8 的存储器容量。

8k×8 的存储器容量可以转化为 8192×8，每个存储芯片可以存储 1024×4 的数据，所以需要的存储芯片个数为：

(8192×8) / (1024×4) = 16

也就是说，需要 16 个 1k×4 的存储芯片才能构成一个 8k×8 的存储器。

接下来，我们可以画出一个简单的示意图，如下所示：

    +------+------+------+------+------+------+------+------+
    |      |      |      |      |      |      |      |      |
    |  1   |  2   |  3   |  4   |  5   |  6   |  7   |  8   |
    |      |      |      |      |      |      |      |      |
    +------+------+------+------+------+------+------+------+
    |      |      |      |      |      |      |      |      |
    |  9   |  10  |  11  |  12  |  13  |  14  |  15  |  16  |
    |      |      |      |      |      |      |      |      |
    +------+------+------+------+------+------+------+------+
    |      |      |      |      |      |      |      |      |
    |  17  |  18  |  19  |  20  |  21  |  22  |  23  |  24  |
    |      |      |      |      |      |      |      |      |
    +------+------+------+------+------+------+------+------+
    |      |      |      |      |      |      |      |      |
    |  25  |  26  |  27  |  28  |  29  |  30  |  31  |  32  |
    |      |      |      |      |      |      |      |      |
    +------+------+------+------+------+------+------+------+
    |      |      |      |      |      |      |      |      |
    |  33  |  34  |  35  |  36  |  37  |  38  |  39  |  40  |
    |      |      |      |      |      |      |      |      |
    +------+------+------+------+------+------+------+------+
    |      |      |      |      |      |      |      |      |
    |  41  |  42  |  43  |  44  |  45  |  46  |  47  |  48  |
    |      |      |      |      |      |      |      |      |
    +------+------+------+------+------+------+------+------+
    |      |      |      |      |      |      |      |      |
    |  49  |  50  |  51  |  52  |  53  |  54  |  55  |  56  |
    |      |      |      |      |      |      |      |      |
    +------+------+------+------+------+------+------+------+
    |      |      |      |      |      |      |      |      |
    |  57  |  58  |  59  |  60  |  61  |  62  |  63  |  64  |
    |      |      |      |      |      |      |      |      |
    +------+------+------+------+------+------+------+------+

其中每个方框代表一个 1k×4 的存储芯片。在实际的电路设计中，需要根据存储器的读写方式和芯片的引脚定义来确定每个芯片的连接方式。