用EDA:verilog、当步行街上的行人要穿过主干道是，通过设置的按钮发出请求；（LED1车行道黄灯、LED2车行道红灯、LED1车行道绿灯；LED6人行道黄灯，LED7人行道红灯，LED8人行道绿灯）2、按钮被按下时，车行道变为黄灯闪烁，设置计数器计时时间3秒；3、计时结束，车行道变为红灯、人行道绿灯，计数器继续计时（计时时间为30秒），在30秒内若有人再次按按钮（S5），计数器不重新计时（数码管7-数码管8显示倒计时30秒）；4、人行道黄灯时间为5秒（LED6闪烁），5秒后车行道道变为绿灯、人行道红灯，车辆通行。在30秒内行人按钮无效。通行时间超过30秒后，若有行人按下按钮，则回到（2

1、分析需求，设计状态图

首先，我们需要分析需求并根据需求设计状态图。根据需求，我们可以设计如下状态图：


在状态图中，我们定义了以下状态：

- 等待状态：等待行人按下按钮
- 黄灯闪烁状态：车行道变为黄灯闪烁，计时3秒
- 红灯状态：车行道变为红灯，人行道变为绿灯，计时30秒
- 绿灯状态：车行道变为绿灯，人行道变为红灯，计时30秒
- 黄灯闪烁状态2：人行道变为黄灯闪烁，计时5秒

2、设计Verilog代码

根据状态图，我们可以设计出如下的Verilog代码：

module pedestrian_crossing(
    input clk, // 时钟信号
    input btn, // 行人按钮
    output reg led1, led2, led3, led4, led5, led6, led7, led8, // LED指示灯
    output reg [15:0] seg // 数码管
);

// 定义状态
parameter WAIT = 2'b00;
parameter YELLOW_BLINK = 2'b01;
parameter RED = 2'b10;
parameter GREEN = 2'b11;
parameter YELLOW_BLINK_2 = 2'b100;

// 定义计时器
reg [3:0] timer1; // 3秒计时器
reg [5:0] timer2; // 30秒计时器
reg [5:0] timer3; // 5秒计时器

// 定义状态寄存器和状态转移逻辑
reg [2:0] state_reg, state_next;

always @(posedge clk) begin
    // 状态转移逻辑
    case (state_reg)
        WAIT: begin
            if (btn) begin
                state_next = YELLOW_BLINK;
                timer1 = 3;
            end else begin
                state_next = WAIT;
            end
        end
        
        YELLOW_BLINK: begin
            if (timer1 == 0) begin
                state_next = RED;
                timer2 = 30;
            end else begin
                state_next = YELLOW_BLINK;
            end
        end
        
        RED: begin
            if (timer2 == 0) begin
                state_next = GREEN;
                timer2 = 30;
            end else if (btn && timer2 > 0) begin
                state_next = RED;
            end else begin
                state_next = YELLOW_BLINK_2;
                timer3 = 5;
            end
        end
        
        GREEN: begin
            if (timer2 == 0) begin
                state_next = YELLOW_BLINK;
                timer1 = 3;
            end else begin
                state_next = GREEN;
            end
        end
        
        YELLOW_BLINK_2: begin
            if (timer3 == 0) begin
                state_next = RED;
                timer2 = 30;
            end else begin
                state_next = YELLOW_BLINK_2;
            end
        end
    endcase
    
    // 状态寄存器更新
    state_reg <= state_next;
end

// 定义LED指示灯和数码管输出
always @(state_reg or timer1 or timer2 or timer3) begin
    case (state_reg)
        WAIT: begin
            led1 = 0; led2 = 0; led3 = 0; led4 = 0; led5 = 0; led6 = 0; led7 = 1; led8 = 0;
            seg = 16'h0000;
        end
        
        YELLOW_BLINK: begin
            led1 = 0; led2 = 1; led3 = 0; led4 = 0; led5 = 0; led6 = 0; led7 = 0; led8 = 0;
            if (timer1 % 2 == 0) begin
                seg = 16'h0C30; // 显示3
            end else begin
                seg = 16'h0000;
            end
        end
        
        RED: begin
            led1 = 0; led2 = 0; led3 = 1; led4 = 0; led5 = 0; led6 = 0; led7 = 0; led8 = 1;
            seg = timer2;
        end
        
        GREEN: begin
            led1 = 0; led2 = 0; led3 = 0; led4 = 1; led5 = 0; led6 = 0; led7 = 1; led8 = 0;
            seg = timer2;
        end
        
        YELLOW_BLINK_2: begin
            led1 = 0; led2 = 0; led3 = 0; led4 = 0; led5 = 1; led6 = 0; led7 = 0; led8 = 0;
            if (timer3 % 2 == 0) begin
                seg = 16'h0C30; // 显示3
            end else begin
                seg = 16'h0000;
            end
        end
    endcase
end

endmodule

在Verilog代码中，我们根据状态图定义了状态寄存器和状态转移逻辑。同时，我们还定义了三个计时器，分别用于计时3秒、30秒和5秒。在输出部分，我们根据状态输出了LED指示灯和数码管的值。

3、测试

我们可以使用模拟器进行测试。在模拟器中，我们可以模拟按下行人按钮、计时器计时等操作，验证Verilog代码的正确性。在测试中，我们可以观察LED灯和数码管的变化，以及状态的转移。如果测试通过，就可以将代码下载到FPGA板上进行实际测试了。