vhdl case when 嵌套

在VHDL中，可以使用Case语句进行条件判断，而且Case语句可以嵌套。下面是一个简单的例子，展示了如何在Case语句中进行嵌套：

case sel is
  when 0 =>
    -- Do something when sel is 0
  when 1 =>
    case sel2 is
      when 0 =>
        -- Do something when sel is 1 and sel2 is 0
      when 1 =>
        -- Do something when sel is 1 and sel2 is 1
      when others =>
        -- Do something when sel is 1 and sel2 is not 0 or 1
    end case;
  when others =>
    -- Do something when sel is not 0 or 1
end case;

在这个例子中，首先判断变量sel的值。如果sel的值为0，则执行第一个分支中的代码；如果sel的值为1，则进一步判断sel2的值。如果sel2的值为0，则执行第二个分支中的第一个子分支中的代码；如果sel2的值为1，则执行第二个分支中的第二个子分支中的代码；如果sel2的值不是0或1，则执行第二个分支中的默认分支中的代码。如果sel的值不是0或1，则执行最后一个分支中的代码。

需要注意的是，在VHDL中，嵌套的Case语句必须使用end case来结束，而不是使用end。