写一个fpga工程，实现以下功能（1）拨动开关sw1为H，开始比赛。八位七数码管从左数第1、2位显示黄 队分数，第7、8位显示红队分数。开始比赛时同时显示为00。按下键盘*1代表 黄队加1分；按下键盘*2代表黄队加2分；按下键盘*3代表黄队加3分；同时 对应的黄色led灯亮。按下键盘#1代表红队加1分；按下键盘#2代表红队加2 分；按下键盘#3代表红队加3分；同时对应的红色led灯亮。 （2）拨动开关sw1为L，结束比赛。总分大的队伍对应颜色的led灯闪烁 （闪烁频率为4Hz）， （3）外部输入脉冲信号频率为50mhz；

这是一个基于FPGA的比赛记分器的工程，实现了黄队和红队的计分以及对应的LED灯状态显示。以下是实现的步骤：

1. 确定FPGA芯片型号和开发板型号，并准备好开发环境。
2. 编写HDL代码，包括Verilog或VHDL等语言，实现设计功能。
3. 将HDL代码综合到目标FPGA芯片中，生成bit文件。
4. 将bit文件下载到开发板中，进行验证和调试。

以下是Verilog代码示例：

module scoreboard(
    input clk,
    input rst,
    input sw1,
    input [3:0] key,
    input clk_50mhz,
    output [7:0] seg,
    output reg [7:0] led
);

reg [7:0] score_h; // 黄队得分
reg [7:0] score_r; // 红队得分
reg [1:0] state;   // 状态机状态

assign seg[1:0] = score_h; // 显示黄队分数
assign seg[5:4] = score_r; // 显示红队分数

always @(posedge clk, posedge rst)
begin
    if (rst)
    begin
        score_h <= 8'h00; // 初始化黄队分数
        score_r <= 8'h00; // 初始化红队分数
        state <= 2'b00;   // 初始化状态机状态
        led <= 8'h00;     // 初始化LED灯状态
    end
    else
    begin
        case (state)
            2'b00: // 比赛未开始
                begin
                    score_h <= 8'h00;
                    score_r <= 8'h00;
                    if (sw1) // 开始比赛
                        state <= 2'b01;
                end
            2'b01: // 比赛进行中
                begin
                    case (key)
                        4'h1: // 黄队加1分
                            begin
                                score_h <= score_h + 8'h01;
                                led[0] <= 1; // 点亮黄色LED灯
                            end
                        4'h2: // 黄队加2分
                            begin
                                score_h <= score_h + 8'h02;
                                led[0] <= 1; // 点亮黄色LED灯
                            end
                        4'h3: // 黄队加3分
                            begin
                                score_h <= score_h + 8'h03;
                                led[0] <= 1; // 点亮黄色LED灯
                            end
                        4'h9: // 红队加1分
                            begin
                                score_r <= score_r + 8'h01;
                                led[7] <= 1; // 点亮红色LED灯
                            end
                        4'hA: // 红队加2分
                            begin
                                score_r <= score_r + 8'h02;
                                led[7] <= 1; // 点亮红色LED灯
                            end
                        4'hB: // 红队加3分
                            begin
                                score_r <= score_r + 8'h03;
                                led[7] <= 1; // 点亮红色LED灯
                            end
                    endcase
                    if (!sw1) // 结束比赛
                        state <= 2'b10;
                end
            2'b10: // 比赛结束
                begin
                    if (score_h > score_r) // 显示黄色LED灯
                        led[0] <= ~led[0];
                    else if (score_h < score_r) // 显示红色LED灯
                        led[7] <= ~led[7];
                    else // 平局
                        led <= 8'h55; // 所有LED灯都闪烁
                end
        endcase
    end
end

always @(posedge clk_50mhz)
begin
    led <= 8'b00000000; // LED灯状态清零
end

endmodule

这个代码模块有一个时钟输入和一个复位输入，一个拨动开关输入，一个外部脉冲信号输入，以及三个输出：七段数码管显示、黄色LED灯状态和红色LED灯状态。黄队和红队的得分通过键盘输入来增加，同时对应的LED灯状态也会改变。比赛结束后，根据总分高低来闪烁对应颜色的LED灯。可以通过综合工具将其综合到目标FPGA芯片中，生成bit文件，然后下载到开发板中进行验证和调试。