vivado 输入输出段口设置
时间: 2023-08-11 12:04:01 浏览: 75
在Vivado中,可以通过设置输入输出端口的模式来控制其行为。有三种模式可供选择:WRITE_FIRST、READ_FIRST和NO_CHANGE。在WRITE_FIRST模式下,写操作时,输出端口会将当前写的数据输出。在READ_FIRST模式下,写操作时,输出端口会将当前写地址的原数据输出。在NO_CHANGE模式下,写操作时,输出端口会保持原值不变,只有在读操作的过程中输出端口才会变化。\[1\]
此外,输出延时是由输出寄存器的Tco和寄存器输出后的网络延迟两部分组成。与输入延时不同,输入延时是人为设置的外部条件,而输出延时是FPGA内部的性质。为了调整输出延时,需要提供外部条件,包括PCB走线延时和捕获寄存器的建立时间与保持时间。FPGA设计工具会根据这些条件来调整输出延时。最大输出延时可以根据最大的PCB走线延时和捕获寄存器的建立时间得出,再结合时钟周期即可计算最大输出延时。最小输出延时则是通过建立时间得出的,因为输出延时如果更小,就有可能导致捕获寄存器的建立时间不能满足。\[2\]\[3\]
因此,在Vivado中,可以通过设置输入输出端口的模式和提供外部条件来控制输入输出延时。
#### 引用[.reference_title]
- *1* [Vivado 双口RAM IP核的使用](https://blog.csdn.net/qq_44985628/article/details/125790887)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^control_2,239^v3^insert_chatgpt"}} ] [.reference_item]
- *2* *3* [vivado时序约束——(最大/最小)输入输出延时](https://blog.csdn.net/qq_35787848/article/details/113941094)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^control_2,239^v3^insert_chatgpt"}} ] [.reference_item]
[ .reference_list ]