2位串行进位的并行加法器电路图

根据引用提供的信息，2位串行进位的并行加法器电路图如图1所示。这个电路图是通过逻辑方程s1=A1⊕B1⊕C1，c2=A1B1⊕B1C1⊕C1A1，s2=A2⊕B2⊕C2，C3=A2B2⊕B2C2⊕C2A2来设计的。通过打开电源开关，按照表格1中给出的输入信号设置数据开关，可以得到对应的输出值。

图片: 

表1 2位串行进位并行加法器真值表：
输入 输出
A2 A1 B2 B1 C1 S2 S1 C3
0 0 1 1 0 1 0 0
0 1 0 1 0 1 0 1
1 1 0 0 1 0 1 1
0 0 1 1 1 0 0 1
0 1 1 1 0 0 1 0
1 1 0 0 1 0 0 1
0 1 0 0 1 1 0 1
1 1 0 0 0 1 1 0
0 0 1 1 0 0 1 1
1 0 0 1 0 0 1 0
1 0 0 0 1 1 0 0
0 0 1 1 1 1 1 1
1 0 0 1 1 1 0 0
1 0 0 0 0 1 1 0
1 0 0 0 1 0 0 1
1 0 0 0 0 0 0 0

图片: 

图片: