写一个 Verilog的按键防抖代码

按键防抖的 Verilog 代码如下：

module debounce (
  input clk,
  input rst,
  input btn,
  output reg debounced_btn
);

parameter DEBOUNCE_CYCLES = 10; // 定义防抖时钟周期数

reg [3:0] count;
reg last_state;

always @(posedge clk) begin
  if (rst) begin
    count <= 0;
    last_state <= 0;
    debounced_btn <= 0;
  end else begin
    if (btn != last_state) begin
      count <= 0;
      last_state <= btn;
    end else begin
      if (count < DEBOUNCE_CYCLES) begin
        count <= count + 1;
      end else begin
        debounced_btn <= last_state;
        count <= 0;
      end
    end
  end
end

endmodule

该模块包含三个输入和输出信号：

- `clk`：时钟信号。
- `rst`：重置信号。
- `btn`：按键输入信号。
- `debounced_btn`：防抖后的按键信号。

按键防抖的原理是在按键按下或松开时，可以产生多个瞬时的按键信号，这些信号会在短时间内反复变化。为了消除这些瞬时信号，我们需要对按键信号进行防抖处理，即在一段时间内检测到的状态不变化时才认为信号稳定。

在上面的代码中，我们使用计数器来实现按键防抖，`DEBOUNCE_CYCLES` 定义了防抖的时钟周期数。如果按键状态发生变化，则计数器重置为零，并记录新的按键状态。如果计数器尚未达到 `DEBOUNCE_CYCLES`，则计数器递增。一旦计数器达到 `DEBOUNCE_CYCLES`，我们将防抖后的按键状态输出到 `debounced_btn` 信号，并将计数器重置为零。

注意，此代码仅用于演示目的，可能需要根据具体的应用进行修改。