试用6264构成32kb的存储器,并画出相应的逻辑结构图

6264是一种8K x 8位的静态随机存储器(SRAM)，要构成32KB的存储器，需要使用4片6264芯片并联。

下面是6264存储器的引脚功能：

- 地址线A0-A12：用于指定要读写的存储单元地址。
- 数据线D0-D7：用于传输读写的数据。
- 控制线CE：选中芯片，当CE为低电平时，芯片才能进行读写操作。
- 控制线OE：输出使能，当OE为低电平时，数据线上的数据才有效。
- 控制线WE：写使能，当WE为低电平时，写入数据。

由于4片6264芯片共有13位地址线，可以寻址的存储单元总数为8K x 4 = 32K，刚好可以构成32KB的存储器。

下面是逻辑结构图：

           +-----+  +-----+  +-----+  +-----+
Address -->| A0  |->| A0  |->| A0  |->| A0  |
           |     |  |     |  |     |  |     |
           | ... |  | ... |  | ... |  | ... |
           |     |  |     |  |     |  |     |
           | A12 |->| A12 |->| A12 |->| A12 |
           +-----+  +-----+  +-----+  +-----+
              |        |        |        |
              |        |        |        |
           +-----+  +-----+  +-----+  +-----+
Data <-----| D0  |<-| D0  |<-| D0  |<-| D0  |
           |     |  |     |  |     |  |     |
           | ... |  | ... |  | ... |  | ... |
           |     |  |     |  |     |  |     |
           | D7  |<-| D7  |<-| D7  |<-| D7  |
           +-----+  +-----+  +-----+  +-----+
              |        |        |        |
              |        |        |        |
           +-----+  +-----+  +-----+  +-----+
CE   <-----| CE  |<-| CE  |<-| CE  |<-| CE  |
           +-----+  +-----+  +-----+  +-----+
              |        |        |        |
              |        |        |        |
           +-----+  +-----+  +-----+  +-----+
OE   <-----| OE  |<-| OE  |<-| OE  |<-| OE  |
           +-----+  +-----+  +-----+  +-----+
              |        |        |        |
              |        |        |        |
           +-----+  +-----+  +-----+  +-----+
WE   <-----| WE  |<-| WE  |<-| WE  |<-| WE  |
           +-----+  +-----+  +-----+  +-----+