verilog循环显示0到99的动态数码管

下面是一个简单的Verilog代码，用于循环显示0到99的动态数码管：

module dynamic_display(
    input clk,
    output reg [6:0] seg,
    output reg [3:0] an
);

reg [7:0] cnt;

always @(posedge clk) begin
    cnt <= cnt + 1;
    
    case (cnt)
        0: begin seg = 7'b1000000; an = 4'b1110; end //显示0，第一位
        1: begin seg = 7'b1111001; an = 4'b1101; end //显示0，第二位
        2: begin seg = 7'b0100100; an = 4'b1110; end //显示1，第一位
        3: begin seg = 7'b0110000; an = 4'b1101; end //显示1，第二位
        4: begin seg = 7'b0011001; an = 4'b1110; end //显示2，第一位
        5: begin seg = 7'b0010010; an = 4'b1101; end //显示2，第二位
        //依次类推，直到99
        //...
        //...
        default: begin seg = 7'b1111111; an = 4'b1111; cnt <= 0; end //默认情况，清零并显示空白
    endcase
end

endmodule

该代码使用了一个计数器（cnt），以及一个 case 语句，来依次控制动态数码管的每一位的显示。在每一次时钟上升沿时，计数器加一，并根据计数器的值来选择要显示的数字和数码管的位数。当计数器达到99时，会自动清零并显示空白。