FPGA上通过串口控制LED灯的点亮和熄灭代码

以 Xilinx FPGA 为例，以下是通过串口控制 LED 灯点亮和熄灭的 Verilog 代码：

module uart_led(
    input clk,
    input rstn,
    input [7:0] uart_rx,
    output reg [7:0] uart_tx,
    output reg led
);

reg [7:0] data = 8'h00; // 初始化数据

// UART 接收状态机
reg [2:0] rx_state = 3'b000;
reg [3:0] rx_cnt = 4'b0000;

always @(posedge clk or negedge rstn) begin
    if (!rstn) begin
        rx_state <= 3'b000;
        rx_cnt <= 4'b0000;
        data <= 8'h00;
    end else begin
        case (rx_state)
            3'b000: // 等待起始位
                if (uart_rx == 1'b0) begin
                    rx_cnt <= 4'b0001;
                    rx_state <= 3'b001;
                end
            3'b001: // 接收位0
                data[0] <= uart_rx;
                rx_cnt <= rx_cnt + 1;
                rx_state <= 3'b010;
            3'b010: // 接收位1
                data[1] <= uart_rx;
                rx_cnt <= rx_cnt + 1;
                rx_state <= 3'b011;
            3'b011: // 接收位2
                data[2] <= uart_rx;
                rx_cnt <= rx_cnt + 1;
                rx_state <= 3'b100;
            3'b100: // 接收位3
                data[3] <= uart_rx;
                rx_cnt <= rx_cnt + 1;
                rx_state <= 3'b101;
            3'b101: // 接收位4
                data[4] <= uart_rx;
                rx_cnt <= rx_cnt + 1;
                rx_state <= 3'b110;
            3'b110: // 接收位5
                data[5] <= uart_rx;
                rx_cnt <= rx_cnt + 1;
                rx_state <= 3'b111;
            3'b111: // 接收位6，校验位
                data[6] <= uart_rx;
                rx_cnt <= rx_cnt + 1;
                rx_state <= 3'b000;
                if (rx_cnt == 4'b1000) begin
                    // 接收完成，将数据写入输出端口
                    uart_tx <= data;
                    // 控制 LED 灯点亮或熄灭
                    led <= (data == 8'h01) ? 1'b1 : 1'b0;
                end
        endcase
    end
end

endmodule

这个代码实现了一个 UART 接收状态机，通过串口接收到指定的数据后，控制 LED 灯点亮或熄灭。其中，`uart_rx` 是串口接收信号，`uart_tx` 是串口发送信号，`led` 是 LED 灯的控制信号。