Error (10170): Verilog HDL syntax error at digital_tube_display.v(41) near text "always"; expecting an identifier ("always" is a reserved keyword )

这个错误提示是因为你在Verilog代码的第41行或者之前使用了`always`这个关键字，但是`always`是Verilog中的保留字，不能作为标识符。

可能的原因是你在声明组合逻辑电路时使用了`always`，而组合逻辑应该使用`assign`语句或者`always @(*)`语句。

你可以检查代码，将`always`改为`assign`或者`always @(*)`，这样就可以解决这个错误。