module cnt_bin #(parameter N = 4)( input sys_clk, input sys_rst_n, output [N - 1 : 0] cnt ); // 请在下面添加代码，完成普通二进制计数器的建模 // 代码量预计5行 /****** Begin ******/ /****** End ******/ endmodule

module cnt_bin #(parameter N = 4)(input sys_clk, input sys_rst_n, output [N - 1 : 0] cnt );
reg [N-1:0] cnt_reg;

always @(posedge sys_clk or negedge sys_rst_n) begin
if(!sys_rst_n) begin
cnt_reg <= '0;
end
else begin
cnt_reg <= cnt_reg + 1;
end
end

assign cnt = cnt_reg;
endmodule

上述代码是一个 N 位普通二进制计数器的模块，使用时需要传入系统时钟 sys_clk，系统复位信号 sys_rst_n 和计数器输出信号 cnt。其中，计数器输出信号的位宽与模块参数 N 相同，因此可以灵活地定义需要的计数器位数。在模块内部，使用一个寄存器 cnt_reg 来保存计数器的当前值，并通过 always 块实现计数器的自增和复位逻辑。最后，通过 assign 语句将计数器的当前值直接赋值给 cnt 输出信号。

相关问题

module cnt_bin #(parameter N = 4)( input sys_clk, input sys_rst_n, input set_n, input stop, input [N - 1 : 0] D, output [N - 1 : 0] cnt ); // 请在下面添加代码，完成带置位/暂停功能

以下是带置位/暂停功能的代码实现：

module cnt_bin #(parameter N = 4)(
    input               sys_clk,
    input               sys_rst_n,
    input               set_n,
    input               stop,
    input   [N - 1 : 0] D,
    output  [N - 1 : 0] cnt
);

    reg [N - 1 : 0] reg_cnt;
    wire            inc = ~set_n & ~stop; // inc 信号表示是否需要计数，需要计数时为 1，否则为 0

    always @(posedge sys_clk or negedge sys_rst_n) begin
        if (~sys_rst_n) begin
            reg_cnt <= {N{1'b0}};
        end else begin
            if (inc) begin
                reg_cnt <= reg_cnt + 1;
            end
            if (~set_n) begin
                reg_cnt <= {N{1'b0}};
            end
        end
    end

    assign cnt = reg_cnt;

endmodule

以上代码中，我们使用了一个名为 `inc` 的信号来表示是否需要计数。当 `set_n` 和 `stop` 均为 0 时，`inc` 为 1，此时计数器 `reg_cnt` 就会递增。当 `set_n` 为 0 时，我们将 `reg_cnt` 置零。这样，我们就成功实现了带置位/暂停功能的计数器。

优化这段代码module cnt_mod #(parameter N = 4)( input sys_clk, input sys_rst_n, output [N - 1 : 0] cnt ); localparam CNT_MAX = 10; // 设置一个参数，表示最多计数的数目 reg [N-1:0] count; always @(posedge sys_clk or negedge sys_rst_n) begin if(~sys_rst_n) begin count <= 'd0; end else if(count == CNT_MAX-1) begin count <= 'd0; end else begin count <= count + 1; end end assign cnt = count; endmodule

这段代码的主要作用是实现一个计数器，计数器的最大值是CNT_MAX，当计数器值达到CNT_MAX时会自动清零，并且在系统复位时计数器值会被清零。

以下是可能的优化建议：

1. 使用常量代替参数N

我们可以将参数N替换为常量4，因为在该模块中，输入和输出端口的位宽都是4位，因此可以使用常量来代替参数，以提高代码的可读性。例如：

module cnt_mod #(parameter CNT_MAX = 10)( input sys_clk, input sys_rst_n, output reg [3:0] cnt ); reg [3:0] count; always @(posedge sys_clk or negedge sys_rst_n) begin if(~sys_rst_n) begin count <= 4'd0; end else if(count == CNT_MAX-1) begin count <= 4'd0; end else begin count <= count + 1; end end assign cnt = count; endmodule

2. 使用非阻塞赋值语句

在计数器的always块中，使用非阻塞赋值语句可以提高代码的效率，因为非阻塞赋值语句会在同一时间步骤中同时更新所有寄存器的值，而阻塞赋值语句必须按顺序依次执行，因此会增加延迟。例如：

always @(posedge sys_clk or negedge sys_rst_n) begin if(~sys_rst_n) begin count <= 4'd0; end else begin count <= (count == CNT_MAX-1) ? 4'd0 : count + 1; end end

3. 使用always_comb块

在这个模块中，输出端口cnt只依赖于计数器count的值，因此可以使用always_comb块来代替always块，以提高代码的可读性。例如：

module cnt_mod #(parameter CNT_MAX = 10)( input sys_clk, input sys_rst_n, output [3:0] cnt ); reg [3:0] count; always @(posedge sys_clk or negedge sys_rst_n) begin if(~sys_rst_n) begin count <= 4'd0; end else begin count <= (count == CNT_MAX-1) ? 4'd0 : count + 1; end end always_comb begin cnt = count; end endmodule