用Verilog描述门控D锁存器

门控D锁存器是一种电子电路，可以用Verilog语言描述。以下是一种可能的实现：

module gated_d_latch (
    input d, // 数据输入
    input enable, // 使能输入
    input clk, // 时钟输入
    output reg q // 输出
);

always @(posedge clk) begin
    if (enable) begin
        q <= d;
    end
end

endmodule

该代码定义了一个名为`gated_d_latch`的模块，其中包含一个D输入、一个使能输入、一个时钟输入和一个输出。当使能输入为高电平时，数据输入通过时钟输入进入寄存器中，并被存储在输出中。当使能输入为低电平时，输出保持其前一个值。这个电路的作用是可以控制数据的存储，达到锁存的效果。