module cnt_bin #(parameter N = 4)( input sys_clk, input sys_rst_n, input set_n, input stop, input [N - 1 : 0] D, output [N - 1 : 0] cnt ); // 请在下面添加代码，完成带置位/暂停功能的二进制计数器的建模 // 代码量预计7行 /****** Begin ******/ /****** End ******/ endmodule

以下是带置位/暂停功能的二进制计数器的建模代码，共计7行：

module cnt_bin #(parameter N = 4)(
    input                sys_clk,
    input                sys_rst_n,
    input                set_n,
    input                stop,
    input    [N - 1 : 0] D,
    output   [N - 1 : 0] cnt
);
    reg [N - 1 : 0] cnt_reg;

    always @(posedge sys_clk or negedge sys_rst_n) begin
        if (~sys_rst_n) begin
            cnt_reg <= 0;
        end
        else if (set_n == 0) begin
            cnt_reg <= D;
        end
        else if (stop == 0) begin
            cnt_reg <= cnt_reg + 1;
        end
    end

    assign cnt = cnt_reg;

endmodule

在这个模块中，我们使用了一个寄存器 `cnt_reg` 来存储计数器的当前值。在时钟上升沿或复位下降沿时，根据输入的 `set_n` 和 `stop` 信号，更新计数器的值。当 `set_n` 为 0 时，计数器的值被设置为输入的 `D`，而当 `stop` 为 0 时，计数器的值加 1。最后，将计数器的值输出到 `cnt` 端口上。

请注意，为了在时钟上升沿时更新寄存器的值，我们使用了 `always @(posedge sys_clk)`。为了支持复位功能，我们使用了 `always @(posedge sys_clk or negedge sys_rst_n)`，这意味着在复位信号下降沿时也会更新寄存器的值。