用64K×1位的DRAM芯片构成1M×8位的存储器，若采用异步刷新，若每行刷新间隔不超过2ms，则产生刷新信号的间隔是多少时间？若采用集中刷新方式，则存储器刷新一遍最少用多少个读写周期？CPU的死时间为多少？

对于64K×1位的DRAM芯片，一共需要8个这样的芯片构成1M×8位的存储器。

如果采用异步刷新方式，每个DRAM芯片需要刷新一次，而每个DRAM芯片的刷新周期为2ms/64K = 31.25us。因此，刷新信号的间隔为31.25us × 8 = 250us。

如果采用集中刷新方式，需要对8个DRAM芯片进行刷新。每个DRAM芯片的刷新周期为2ms/64K = 31.25us，因此存储器刷新一遍最少用8个读写周期，即8 × 31.25us = 250us。

CPU的死时间是指CPU不能访问存储器的时间。在异步刷新方式下，由于刷新信号的间隔为250us，因此CPU的死时间最多为250us。在集中刷新方式下，存储器的读写周期为31.25us，因此CPU的死时间最多为8 × 31.25us = 250us。

相关问题

用1K×4位的DRAM芯片构成4K×8位的存储器。 （1）存储器扩展采用的是哪种扩展方式？ （2）画出该存储器组成的逻辑框图。 （3）采用异步刷新方式，如最大刷新间隔为2ms，则相邻两行之间的刷新间隔是多少？

(1) 存储器扩展采用的是列扩展方式。
(2) 逻辑框图如下所示：

              ____
            /|    |\
           /_|_0_|_|
          /|    |\
         /_|_1_|_|
        /|    |\
       /_|_2_|_|
      /|    |\
     /_|_3_|_|
    /|    |\
   /_|_4_|_|
  /|    |\
 /_|_5_|_|
/|    |\
| |    |
\_|_ _|_/

其中，竖线表示DRAM芯片，下划线表示地址线，数字表示DRAM芯片的行地址。
(3) 最大刷新间隔为2ms，因此相邻两行之间的刷新间隔为：

刷新间隔 = 最大刷新间隔 ÷ 存储行数
         = 2ms ÷ 4K
         ≈ 0.5μs

因此，相邻两行之间的刷新间隔为0.5μs。

3. 有一个1024K*16 位的存储器，由256K*1 位的DRAM (曲 512*512 矩阵存储元构成）组成。问： (1)总共需要多少 DRAM 芯片。并画出存储器扩展结构图。 (2）采用异步刷新，如果单元刷新间隔不超过 8ns，则刷新信号周期是多少？

(1) 总共需要 64 个 256K * 1 位的DRAM芯片。因为 1024K * 16 = 16M，而 256K * 1 * 2 * 512 * 512 = 16M，所以需要 64 个 256K * 1 位的DRAM芯片。

存储器扩展结构图如下所示：

         1024K x 16
+---------------------------+
|                           |
|                           |
|                           |
|                           |
|                           |
|                           |
|                           |
|       256K x 1 x 512      |
|       +-----------+       |
|       |           |       |
|       |           |       |
|       |           |       |
|       |           |       |
|       |           |       |
|       |           |       |
|       |           |       |
|       +-----------+       |
|                           |
|                           |
|                           |
|                           |
|                           |
|                           |
|                           |
|       256K x 1 x 512      |
|       +-----------+       |
|       |           |       |
|       |           |       |
|       |           |       |
|       |           |       |
|       |           |       |
|       |           |       |
|       |           |       |
|       +-----------+       |
|                           |
|                           |
|                           |
|                           |
|                           |
|                           |
|                           |
|                           |
+---------------------------+

(2) 如果单元刷新间隔不超过 8ns，那么刷新信号周期应该小于 64 * 8ns = 512ns。因为需要对 64 个DRAM芯片进行刷新，所以刷新信号的周期不能超过 512ns。